可編程邏輯器件(Programmable Logic Device，PLD)起源于20世紀(jì)70年代，是在專用集成電路(ASIC)的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機(jī)上修改和更新程序，使硬件設(shè)計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模。

　　1.可編程邏輯器件的基本結(jié)構(gòu)

　　可編程邏輯器件(簡稱PLD)的基本結(jié)構(gòu)是由它主要由輸入緩沖、與陣列、或陣列和輸出結(jié)構(gòu)等四部分組成。如圖1所示：

　　圖1 可編程邏輯器件的基本結(jié)構(gòu)

　　可編程邏輯器件的核心部分是可以實現(xiàn)與—或邏輯的與陣列和或陣列，由與門構(gòu)成的與陣列用來產(chǎn)生乘積項，由或門構(gòu)成的或陣列用來產(chǎn)生乘積項之和形式的函數(shù)。輸出信號往往可以通過內(nèi)部通路反饋到與陣列的輸入端。為了適應(yīng)各種輸入情況，與陣列的每個輸入端(包括內(nèi)部反饋信號輸入端)都有輸入緩沖電路，從而降低對輸入信號的要求，使之具有足夠的驅(qū)動能力，并產(chǎn)生原變量和反變量(兩個互補的信號。有些PLD的輸入電路還包含鎖存器(Latch),甚至是一些可以組態(tài)的輸入宏單元，可對信號進(jìn)行預(yù)處理。輸出結(jié)構(gòu)相對于不同的可編程邏輯器件(PLD)差異很大，有些是組合輸出結(jié)構(gòu)，有些是時序輸出結(jié)構(gòu)，還有些是可編程的輸出結(jié)構(gòu)，可以實現(xiàn)各種組合邏輯和時序邏輯功能。

　　2.可編程邏輯器件(PLD)電路表示法

　　可編程邏輯器件電路表示法與傳統(tǒng)表示法有所不同，主要因為PLD的陣列規(guī)模十分龐大，用傳統(tǒng)的方法表示極不方便。圖2中給出了PLD的三種連接方式。連線交叉處有實點的表示硬線連接，也就是固定連接，用戶不可改變;有符號"X"的表示可編程連接，它通常表示此點目前是互連的，即編程熔絲未被燒斷;若交叉點上沒有"X"連線只是單純交叉表示不連接或者是擦除單元。

　　
圖2 PLD的三種連接方式

　　如圖3分別給出了傳統(tǒng)表示法和PLD表示法的一個示例。顯然，在輸入量很多的情況下，PLD表示法顯得簡潔。由圖可看出，三輸入端與門的輸入線只有一根線，一般稱為乘積線，三個輸入變量分別由三根與乘積線垂直的豎線送入，其中固定連接和編程連接的相應(yīng)輸入項為乘積項的一部分，不連接的輸入線不作為乘積項的一部分。

　
　圖3 傳統(tǒng)表示法和PLD表示法

　　圖4所示為三輸入變量A、B、C分別通過具有互補輸出端的輸入緩沖器輸入原變量和反變量構(gòu)成的與陣列。第一個與門輸出為D= B,第二個與門輸出為E=A B C =0,這種狀態(tài)稱為與門的缺省狀態(tài)，為了表示方便，可以在相應(yīng)與門符號中加一個“×”，以代替所有輸入項所對應(yīng)的“×”。即如第三個與門所表示的那樣，F(xiàn)=0。第四個與門與所有輸入都不接通，即它的輸入是懸空的，因此G=1，一般將其稱作“懸浮1”狀態(tài)。

　　
圖4 三輸入變量A、B、C

　　可編程邏輯器件(PLD)的輸出電路因器件的不同而有所不同，有些是組合電路輸出，而有些則含有觸發(fā)器單元，但總體可分為固定輸出和可組態(tài)輸出兩類。由PLD的結(jié)構(gòu)可知，最終在輸出端得到的是輸入變量的乘積項之和。眾所周知，任何組合邏輯函數(shù)和時序邏輯電路的驅(qū)動函數(shù)均可化為與-或式(積之和)。因此，可編程邏輯器件(PLD)的這種結(jié)構(gòu)與觸發(fā)器(存儲單元)相配合，對實現(xiàn)數(shù)字電路和數(shù)字系統(tǒng)的設(shè)計具有普遍的意義。