對于視頻信號源，可以是有線電視、ＤＶＤ、ＶＣＲ、ＣＣＤ等。在對模擬視頻信號進行數(shù)字化處理時，先通過視頻解碼板把它轉換成符合ＩＴＵ－Ｒ?。拢裕叮担稑藴实臄?shù)字視頻流。在ＦＰＧＡ芯片內，對該數(shù)字視頻流進行采集及預處理。經處理后的視頻流，一方面通過ＹＣｂＣｒ轉ＲＧＢ模塊、行緩存、及視頻ＤＡＣ轉換成ＲＧＢ信號，供顯示器顯示，作為測試用；另一方面，該視頻流還以ＤＭＡ 的方式通過ＰＬＢ總線保存到片外的ＤＤＲ?。樱模遥粒?中。這樣，在ＰｏｗｅｒＰＣ處理器上運行的應用程序就可以直接從ＤＤＲ　ＳＤＲＡＭ 中調用已經過視頻預處理模塊處理的視頻數(shù)據(jù)，完成上層的視頻處理算法。

　?。保薄‰pＰｏｗｅｒＰＣ硬核結構

　　ＩＢＭ?。校铮鳎澹颍校谩。矗埃堤幚砥骱耸牵常参坏模遥桑樱谩。茫校?硬核，它嵌入到ＦＰＧＡ內用于實現(xiàn)高性能嵌入式應用。它包括標量５級流水線、獨立指令和數(shù)據(jù)緩存、１ 個ＪＴＡＧ 端口、跡線ＦＩＦＯ （ｔｒａｃｅ?。疲桑疲希?、多個定時器和１個內存管理單元。它最高可以工作在３００ＭＨｚ頻率下，具有６００＋ＤＭＩＰＳ的運行速度。

　　使用Ｘｉｌｉｎｘ公司提供的嵌入式開發(fā)套件ＥＤＫ，在ＦＰＧＡ上構建視頻處理平臺的硬件系統(tǒng)，包括雙ＰｏｗｅＰＣ處理器、ＰＬＢ總線、ＤＤＲ?。樱模遥粒?存儲器、互斥體、郵箱、用戶ＩＰ核（包括視頻預處理邏輯模塊）和其它外設。

　　實現(xiàn)ＰｏｗｅｒＰＣ雙核架構的難點是數(shù)據(jù)的并行處理和共享存儲器的訪問競爭。因此，在硬件系統(tǒng)中添加互斥體，它包括數(shù)量可配置的互斥信號量，每個互斥信號量包括一個３２ｂｉｔ用戶配置寄存器（存儲專用數(shù)據(jù)），用來解決多核環(huán)境下訪問共享存儲器。在多核環(huán)境下，一個處理器可以用郵箱與另一個處理器通信，這樣就能實現(xiàn)視頻處理算法的并行執(zhí)行。

　?。保病⌒薪獯a模塊

　　經視頻解碼板轉換后的數(shù)字視頻流，符合ＩＴＵ－ＲＢＴ．６５６標準，通過９根信號線（１根２７ＭＨｚ時鐘線ＬＬＣ＿ＣＬＯＣＫ和８根ＹＣｂＣｒ視頻數(shù)據(jù)線）接入ＦＰＧＡ。行解碼模塊完成從數(shù)字視頻流中提取所需的視頻信息，包括場標識位Ｆ （處于奇場或偶場）、場狀態(tài)標識位Ｖ（處于場正程階段或場消隱階段）、行狀態(tài)標識位Ｈ （有效視頻起始信號或有效視頻結束信號），以及ＹＣｂＣｒ視頻數(shù)據(jù)。視頻數(shù)據(jù)是以２７Ｍ 字／秒的速率傳輸?shù)模漤樞蚴牵海茫猓?，Ｙ０，Ｃｒ０，Ｙ１，Ｃｂ２，Ｙ２，Ｃｒ２，…?其中，Ｃｂ０，Ｙ０，Ｃｒ０這３個字指的是同一像素的亮度和色差信號采樣，后面的Ｙ１對應于下一個像素的亮度采樣。

　?。保场。矗海玻海厕D４：４：４模塊

　　為了數(shù)據(jù)傳輸和存儲的需要，ＩＴＵ－Ｒ?。拢裕叮担稑藴什捎茫伲茫猓茫颍矗海玻海膊蓸痈袷剑褪敲坎蓸樱磦€亮度信號，只采樣２對色差信號，因此在對視頻數(shù)據(jù)進行處理之前，必須重建ＹＣｂＣｒ４：２：２采樣中丟失的Ｃｂ、Ｃｒ色差信號。在該模塊中，采用復制前一像素的Ｃｂ、Ｃｒ色差信號的方法，把ＹＣｂＣｒ４：２：２采樣格式的視頻流轉換成ＹＣｂＣｒ４：４：４采樣格式的視頻流。因此，模塊輸出的數(shù)字視頻流的頻率為輸入Ｙ信號的頻率，即像素時鐘頻率，等于１３．５ＭＨｚ。

　?。保础∫曨l預處理邏輯模塊

　　邊緣檢測是圖像處理中的重要內容。邊緣在邊界檢測、圖像分割、模式識別、機器視覺等中有很重要的作用。因此，本設計以邊緣檢測作為視頻預處理算法的一個實例。在邊緣檢測算法中，采用ＬＯＧ算子，它通過求二階導數(shù)中的零交叉點來檢測邊緣，檢測出的邊緣寬度較細，有利于邊緣的精確定位。ＬＯＧ算子使用的５×５模板為：

　　當然，工程師可以根據(jù)不同的需要，在該模塊中用硬件邏輯實現(xiàn)不同的視頻預處理算法，例如：縮放、色彩和色差校正、中值過濾等。

　?。保怠。伲茫猓茫蜣DＲＧＢ模塊

　?。伲茫猓茫蚝停遥牵率且曨l圖像中常用的兩種色彩空間，用ＹＣｂＣｒ色彩空間表示顏色易于實現(xiàn)壓縮和方便傳輸，但現(xiàn)有顯示設備大多采用ＲＧＢ信號驅動，因此，對于視頻的顯示，需要將ＹＣｂＣｒ信號轉換為ＲＧＢ信號。ＹＣｂＣｒ轉ＲＧＢ的公式：