摘 要 ：SATA作為一種高速串行, 點(diǎn)對點(diǎn)傳輸?shù)挠脖P接口， 已取代了IDE 硬盤接口。 目前在硬盤中使用較為普遍的是 SATAII 和SATAIII, 其線速率分別達(dá)到了3Gbit?s -１和6 Gbit?s-1。文中對 SATAII 協(xié)議進(jìn)行了全面的分析,并利用 Xilinx公司的ISE開發(fā)工具和 ML507干估板完成了協(xié)議的軟 IP核編寫與調(diào)試。 所用 FPGA 型號為XC5VFX70T, 利用其中硬核Rocket IO GTX 實(shí)現(xiàn)了高速鏈路的功能，并使用多級流水線技術(shù)進(jìn)行并行設(shè)計(jì)以提高整體速度。

SATA作為一種高速串行鏈路已取代了 IDE作為 硬盤的標(biāo)準(zhǔn)接口。該高速差分鏈路使用吉比特傳輸和8B／10Ｂ 編碼技術(shù)， 其相比于IDE、 PATA 接口具有傳輸 速度更高、 設(shè)備升級更簡單和配置使用更便捷等優(yōu) 勢［1］ 。 首先， 作為一種高速點(diǎn)對點(diǎn)的傳輸方式， SATA解決了直流偏置、 信號偏移、 碼間干擾等問題， 并提高 了傳輸?shù)膸挕?同時具備了更完善的查錯和糾錯能 力， 傳輸質(zhì)量和傳輸可靠性得到了大幅提升。 其次，SATA接口相比于傳統(tǒng)的并行接口具有更少的引腳數(shù) 目， 更利于PCB板級的設(shè)計(jì)、 裝配和散熱。 最終，SATA 總線還支持熱捅拔并具有更低的功耗。SATA接口協(xié) 議具有層次化的結(jié)構(gòu)［2-3］ ， 如圖1 所示， 從下到上分別 是物理層、 數(shù)據(jù)鏈路層、 傳輸層和應(yīng)用層。 其中物理層 負(fù)責(zé)低壓差分信號的發(fā)送和接收， 并實(shí)現(xiàn)接口的初始 化過程和速率的自動協(xié)商。

1 物理層功能

在發(fā)送過程中, 物理層從鏈路層接收并行的數(shù)據(jù)將其轉(zhuǎn)為串行數(shù)據(jù)， 然后以3Gbit?s -１ 的線速度向硬盤側(cè)發(fā)送LVDS NRZ高速比特流。在接收過程中， 將串 行數(shù)據(jù)轉(zhuǎn)化成并行數(shù)據(jù)， 在串行數(shù)據(jù)流中檢測其中的K28.5字符， 使得輸出的并行數(shù)據(jù)對齊［4］ 。 物理層提供 的具體功能如下： （ １） 發(fā)送側(cè)和接收側(cè)提供100Ω 電阻 進(jìn)行內(nèi)部端接， 以此來消除反射， 保證信號的完整性。
（ ２） 向鏈路層提供不同位寬的接口。
（ ３） 用 CDR技術(shù) 從高速的串行比特流內(nèi)恢復(fù)出時鐘和數(shù)據(jù)。
（ ４）K28.5字符檢測， 以此來對齊接收到的數(shù)據(jù)。
（ ５） 發(fā)送和檢測OOB（ Out-Of-Band） 信號， 進(jìn)行硬盤和FPGA的同步 和協(xié)商。
（ ６ ） 向上層報告物理層的工作狀態(tài)。
（ ７ ） 提 供電源管理功能， 以此降低功耗。
（ ８ ） 支持接收和發(fā) 送阻抗匹配。
（ ９） 解決擴(kuò)散頻譜時鐘引起的輸入數(shù)據(jù) 頻率波動。
（ １０） 響應(yīng)遠(yuǎn)端發(fā)出的測試請求。

2 OOB 信號

SATA 協(xié)議使用OOB信號來完成初始化過程和速 率協(xié)商過程。OOB信號不屬于數(shù)據(jù)信號， 所以稱之為 帶外信號。OOB是一種低頻信號， 具體含有3 種模 式： COMRESET、COMINIT和COMWAKE。 COMRESET， 如圖2所示， 由主機(jī)端發(fā)送， 用來設(shè)備復(fù)位和鏈 路的初始化， 其由突發(fā)長度為106.7ns 的Align 原語 和 320ns 的空閑共模電平分隔。COMINI， 如圖 2所 示， 格式與COMRESET相同， 與后者的區(qū)別在于， 其是 由設(shè)備側(cè)向主側(cè)發(fā)送的。COMWAKE， 如圖3 所示， 與 前兩者的區(qū)別在于其的空閑間隔為106.7ns， 且設(shè)備 側(cè)和主側(cè)均可以發(fā)送。

3 物理鏈路建立過程

在上電和硬件復(fù)位期間， 主機(jī)通過OOB信號來建 立通行鏈路， 其中包括速度協(xié)商、時鐘恢復(fù)、阻抗校準(zhǔn)和 自我診斷等。 具體上電過程如圖4所示， 由以下10個步驟組成：
（ １） 主側(cè)FPGA和設(shè)備側(cè)硬盤處于斷電狀態(tài)。
（ ２） 系統(tǒng)上電， 主設(shè)備側(cè)將發(fā)送和接收差分對拉到共 模電壓。
（ ３） 主設(shè)備側(cè)發(fā)送 COMRESET信號。
（ ４） 當(dāng) 上電復(fù)位結(jié)束后， 主設(shè)備側(cè)停止發(fā)送COMRESET 信號 并將 串 行 總 線 置 于 空 閑 狀 態(tài)。
（ ５ ） 當(dāng)硬盤檢測到COMRESET信號，其開始發(fā)送 COMINIT信號作為響應(yīng)。 硬盤可在任何時間點(diǎn)通過發(fā)送COMINIT 信號來建立新 的 通 信 連 接。
（ ６ ） 主設(shè)備側(cè)進(jìn)行校準(zhǔn)且發(fā)送COMWAKE信號。
（ ７） 當(dāng)硬盤在其的接收線上檢測到COMWAKE信號后， 其開始校準(zhǔn)發(fā)送器。 完成校準(zhǔn)后， 硬盤發(fā)送突發(fā)長度為6的COMWAKE信號然后連續(xù)發(fā) 送Align原語。 當(dāng)連續(xù)發(fā)送 54.6μs的Align 原語后還 未收到來自主設(shè)備側(cè)的回應(yīng)， 而硬盤側(cè)則進(jìn)入錯誤狀 態(tài)。
（ ８） 當(dāng)主設(shè)備側(cè)檢測到COMWAKE信號后便以所 支持的最低速率開始發(fā)送D10.2字符。 于此同時， 主 設(shè)備側(cè)開始鎖定Align原語， 當(dāng)準(zhǔn)備好便以與接收到相 同的速度向硬盤側(cè)發(fā)送Align原語。 若在880μs內(nèi)主 設(shè)備未接收到Align原語， 主設(shè)備便重新開始復(fù)位。
（ ９） 硬盤鎖存到 Align原語序列， 并在準(zhǔn)備就緒后， 發(fā)送SYNC原語表明可正常運(yùn)行。
（ １０） 當(dāng)主機(jī)側(cè)接收到非Align原語， 鏈路建立完成， 則可進(jìn)行正常的數(shù)據(jù)傳輸。

4 實(shí)現(xiàn)過程

SATA 協(xié)議物理層的實(shí)現(xiàn)由 ３ 部分組成， 分別是整體流程圖的設(shè)計(jì)、 時鐘部分和速率協(xié)商狀態(tài)轉(zhuǎn)移設(shè)計(jì)。