圖像采集和處理技術(shù)在機器視覺和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛。隨著高速的 PCI Express（PCIE）總線的出現(xiàn)，基于 PCIE 接口的高速數(shù)據(jù)采集卡將在數(shù)據(jù)傳輸和處理量很大的場合發(fā)揮越來越重要的作用。

CamLink 相機是指帶有 Camera Link 接口的相機。Camera Link 是由數(shù)家工業(yè)攝影機及影像卡大廠共同制定出來滿足各種視頻傳輸要求的標準接口。這個標準不僅可以滿足各種高速視頻傳輸?shù)囊螅?guī)范了數(shù)字攝像機和圖像采集卡之間的接口，而且使視頻設(shè)備提供商在設(shè)備開發(fā)和維護上的時間和成本大大減少。Camera Link 提供了超高的圖像傳送速度，并且由于它的高性能、低成本以及其連接的便利性，迅速得到大多攝像頭及圖像采集卡生產(chǎn)商的支持。

在一些高端領(lǐng)域，尤其是機器視覺領(lǐng)域，對計算機的數(shù)據(jù)傳輸和處理能力提出了嚴重的考驗，當前圖像采集卡的發(fā)展逐步向高速穩(wěn)定傳輸和高速處理方向發(fā)展。PCI Express 采用了目前業(yè)內(nèi)流行的點對點串行連接方式，比起 PCI 以及更早期的計算機總線的共享并行架構(gòu)，每個設(shè)備都有自己的專用連接，不需要向整個總線請求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個很高的頻率，達到 PCI 所不能提供的高帶寬。PCI-Express 規(guī)格從 1 條通道連接到 32 條通道連接，有非常強的伸縮性，以滿足不同系統(tǒng)設(shè)備對數(shù)據(jù)傳輸帶寬不同需求。例如，PCIExpress X1 規(guī)格支持雙向數(shù)據(jù)傳輸，每向數(shù)據(jù)傳輸帶寬 250 MB／s，而 33 位 33 MHz 的 PCI 總線傳輸帶寬僅為 133 MB／s。PCI Express X16 模式每向數(shù)據(jù)傳輸帶寬可高達 4 GB／s，雙向數(shù)據(jù)傳輸帶寬有 8 GB／s 之多。所以對于高幀頻的 CamLink 接口相機來說，傳統(tǒng)的總線（例如 PCI 總線接口）已經(jīng)不能滿足實時圖像傳輸?shù)囊蟆?/p>

本系統(tǒng)使用 PLX 公司的 PEX8311 作為 PCI Express X1 接口芯片，系統(tǒng)中采用 FPGA 芯片實現(xiàn)對整個系統(tǒng)的控制，利用 FPGA 內(nèi)部提供的 FIFO IP 核和外接的兩片獨立的 SDRAM 實現(xiàn)了高速圖像數(shù)據(jù)的緩存處理。

1 、系統(tǒng)構(gòu)成及原理

基于 PEX8311 的 CamLink 圖像采集系統(tǒng)的硬件結(jié)構(gòu)分為 4 個模塊：CamLink 接口模塊、FPGA 控制模塊、SDRAM 存儲模塊、PCI-Express 接口模塊。圖 1 為系統(tǒng)的原理框圖：

系統(tǒng)的工作原理：系統(tǒng)上電后，上位機軟件通過驅(qū)動程序控制 FPGA 對 CamLink 相機進行內(nèi)部參數(shù)配置。配置完成后，CamLink 相機輸出幀頻信號、行頻信號、像索時鐘信號和視頻信號。由于 CamLink 接口輸出的是差分信號，所以通過 DS90CR288A 芯片將差分轉(zhuǎn)換成單端信號，輸入給 FPGA。在 FPGA 內(nèi)部，通過 FIFO 對數(shù)據(jù)進行緩沖，在同步和時鐘信號的控制下，F(xiàn)IFO 輸出的數(shù)據(jù)存放到 SDRAM 中。由于在同一時刻只能對 SDRAM 進行讀或?qū)懖僮鳎詾榱朔乐箶?shù)據(jù)丟失，F(xiàn)PGA 外接兩片 SDRAM，在奇幀的時候，向 SDRAM1 寫一幀圖像，而從 SDRAM2 讀已保存的偶幀圖像，完成圖像傳輸?shù)钠古也僮鳌Ｊ褂?PEX8311 芯片完成 PCIE 接口，PEX8311 由 FPGA 的邏輯程序?qū)ζ淇刂啤Ｔ谏衔粰C編寫基于 PCIE 總線的驅(qū)動程序，將圖像從 SDRAM 使用 DMA 方式讀到計算機的內(nèi)存中，上位機軟件實現(xiàn)圖像的顯示和處理。

2、 PCI-Express 接口模塊

PCI-Express 的接口實現(xiàn)方法很多，在本設(shè)計中使用 PLX 公司的 PEX8311 芯片通過橋接方式實現(xiàn)。PEX8311 作為一種橋接芯片，在 PCI Expr-ess 總線和 Local 總線之間傳遞信息，它可以作為 2 個總線的主控設(shè)備去控制總線，也可以作為兩個總線的目標設(shè)備去響應(yīng)總線。芯片通過內(nèi)部的控制邏輯模塊、內(nèi)部總線狀態(tài)機和局部總線狀態(tài)機模塊來共同控制芯片的數(shù)據(jù)傳輸。PEX8311 的控制邏輯模塊包含各種寄存器組，這些寄存器組用來控制數(shù)據(jù)的傳輸，記錄傳輸?shù)臓顟B(tài)。

PEX8311 提供兩個串行 E2PROM 接口，在系統(tǒng)上電后讀取配置信息。SPI 串行 E2PROM 是 PCI—Express 的配置 E2PROM。它主要用來控制 PCI—Express 的性能。

PEX8311 提供完備的 PCI—Express 從設(shè)備支持，PCI-Express 接口部分的信號線可以直接與 PCI—Express 連接器（俗稱金手指）連接。其中，REFCLK±是一組差分時鐘，它由系統(tǒng)主板提供。2 個參考時鐘都要求保持在正常工作頻率 100MHz 的±300ppm 之內(nèi)。PRSNT1／PRSNT2 信號線用于檢查附加卡是否插入連接器。此次設(shè)計中將 PRSNT1 和 PRSNT2 相連，這樣當接口板插入到 PCI—Express 連接器時就能進行存在檢測。PCI-Express 接口部分原理圖，如圖 2 所示。

3 、系統(tǒng)軟件設(shè)計

3．1 FPGA 邏輯程序

使用 Verilog 編寫 FPGA 邏輯控制程序，共有 5 個底層模塊和 1 個頂層模塊。每個模塊負責不同的功能。頂層模塊為 PCIE_CAMLINK 模塊，它通過調(diào)用其他模塊的功能來實現(xiàn)整個系統(tǒng)的功能；CAMLINK 模塊用來控制 Camera Link 接口的讀寫；DoubleSdcon 模塊用來控制 SDRAM 芯片的使能和讀寫，實現(xiàn)圖像的乒乓操作；FIFO 模塊用來緩沖數(shù)據(jù)和匹配各芯片的工作速度；C_16450 模塊進行串行到并行的轉(zhuǎn)換，完成對 CamLink 相機的控制；PEX8311-LOCAL 模塊用來控制 PCI—Express 接口部分的讀寫，也就是對 PEX8311 芯片進行控制，對 PEX8311 的控制是實現(xiàn) PCI—Exp-ress 總線的關(guān)鍵。

設(shè)計中是通過編寫狀態(tài)機（FSM，F(xiàn)inite State Machine）來對 PEX8311 的讀寫進行控制的。圖 3 為 PEX8311 的單周期讀寫的 Verilog HDL 語言時序控制狀態(tài)機設(shè)計。狀態(tài) 0 為空閑狀態(tài)，如本地總線請求信號 LHOLD 被置為 1，則轉(zhuǎn)到狀態(tài) 1，否則停留在狀態(tài) 0。狀態(tài) 1 為總線保持狀態(tài)，在此狀態(tài)下應(yīng)將本地總線響應(yīng)信號 LHOLDA 置為 1。如 ADS 信號為 0 且 LW／R 為 1 轉(zhuǎn)到狀態(tài) 2；如 ADS 信號為 0 且 LW／R 和 BLAST 都為 1 轉(zhuǎn)到狀態(tài) 3，為單周期讀狀態(tài)。狀態(tài) 2 為單周期寫狀態(tài)，在此狀態(tài)下要置 READY 信號 0，以表示寫數(shù)據(jù)有效，在 BLAST 為 0 時轉(zhuǎn)到狀態(tài) 3。狀態(tài) 3 為讀寫完成操作狀態(tài)，當 LHOLD 被置為 0 時，表明 PEX8311 不再請求本地總線，轉(zhuǎn)到狀態(tài) 0，當 BLAST 為 0 且 LHOLD 為 1 時，表明 PEX8311 還要進行讀寫數(shù)據(jù)，則轉(zhuǎn)到狀態(tài) 1 繼續(xù)。

3．2 驅(qū)動程序

PCI—E 總線與 PCI 總線在軟件層是完全兼容的，因此 PCI—E 總線驅(qū)動程序的開發(fā)過程與 PCI 設(shè)備驅(qū)動程序的開發(fā)過程是一樣的。本設(shè)計使用 VC++6．0 和開發(fā)工具包 Driver Studio（DS）進行驅(qū)動程序的開發(fā)。DS 可以集成到 Visual C++環(huán)境中，針對特定的應(yīng)用生成相應(yīng)的驅(qū)動程序框架，在編程中采用面向?qū)ο蟮木幊谭椒ǎ瑯O大地提高了編程效率。

驅(qū)動程序主要完成的功能：1）設(shè)備的初始化，找到所要控制的硬件，在驅(qū)動程序?qū)ο笾性O(shè)置驅(qū)動程序分發(fā)例程的程序入口點，建立所有驅(qū)動程序?qū)ο蠡蚱渌到y(tǒng)資源；2）創(chuàng)建設(shè)備對象，利用 AddDevice 函數(shù)創(chuàng)建了一個設(shè)備對象，并將其連接到以 PD0 為底的設(shè)備堆棧中；3）中斷的響應(yīng)與處理，完成對外部硬件中斷的響應(yīng)并將中斷信息傳遞給應(yīng)用程序；4）DMA 操作，完成 DMA 的讀寫操作并在 DMA 傳輸結(jié)束后產(chǎn)生 DMA 中斷，通過響應(yīng)的 DMA 中斷，將傳輸?shù)臄?shù)據(jù)發(fā)送到外部總線或應(yīng)用程序。

4 、實驗結(jié)果

通過編寫上位機程序?qū)ο到y(tǒng)的傳輸性能進行測試，測試的基本原理是上位機生成一批數(shù)據(jù)然后從計算機的 PCI-Express 接口寫到 PEX8311 再寫到 FIFO，最后寫到 SDBAM 中，然后上位機再從 SDRAM 中讀回剛才寫入的數(shù)據(jù)，比較讀和寫入的數(shù)據(jù)是否一致就能判斷系統(tǒng)的讀寫是否正確，并且測試數(shù)據(jù)的傳輸速率。經(jīng)過一段時間的測試，系統(tǒng)最大傳輸速度達到 180 MB／s，滿足了本系統(tǒng)高速數(shù)據(jù)的傳輸要求。

5 、結(jié)論

本文設(shè)計了基于 PCI Express 總線的 CamLink 接口的高速圖像采集系統(tǒng)，在完成系統(tǒng)的硬件設(shè)計后，編寫了 FPGA 的邏輯控制程序，并開發(fā)了驅(qū)動程序和上位機應(yīng)用程序。系統(tǒng)采用 PCI Express 總線實現(xiàn)硬件電路與計算機之間的高速數(shù)據(jù)傳輸。接口芯片采用 PLX 公司推出的第一款 PCI Express 橋接芯片 PEX8311。實驗結(jié)果表明，設(shè)計的硬件系統(tǒng)滿足高速圖像傳輸?shù)囊螅⑶倚阅芊€(wěn)定。