作者：Diodes 公司資深營(yíng)銷主管 Kay Annamalai

已經(jīng)從 1.0 版發(fā)展到 5.0 版的 PCI Express （PCIe），預(yù)計(jì)將在 2021 年發(fā)表 6.0 版，每個(gè)版本都維持向后兼容性，能與過(guò)往產(chǎn)品共存。現(xiàn)有規(guī)格并未指定失效日期，設(shè)備設(shè)計(jì)人員需要芯片供貨商支持每一代產(chǎn)品。

PCI Express 與帶寬需求

PCI Express? （PCIe?） 當(dāng)成一種連接運(yùn)算、嵌入式及自定義主機(jī)處理器，以及以太網(wǎng)絡(luò)端口、USB 端口、視頻卡及儲(chǔ)存裝置等「終端」周邊裝置的方式，已經(jīng)成為高效能互連技術(shù)的參考基準(zhǔn)。PCIe 利用高速串行通訊技術(shù)，提供高效率的點(diǎn)對(duì)點(diǎn)連接，還提高信道數(shù)量和訊號(hào)速率，提供具擴(kuò)充能力的接口帶寬。

2002 年發(fā)布的 PCIe 1.0 規(guī)格，運(yùn)作速度為每秒 2.5 GT/s，提供 8GByte/s 的總 x16 接口帶寬。2006 年發(fā)布第二代 PCIe 2.0 規(guī)格后，帶寬成長(zhǎng)一倍；2010 年推出的 PCIe 3.0 規(guī)格將帶寬提高到 32GByte/s，以滿足現(xiàn)代各項(xiàng)重要產(chǎn)品應(yīng)用項(xiàng)目不斷成長(zhǎng)的需求，包括高階個(gè)人計(jì)算機(jī)、游戲、企業(yè)運(yùn)算及網(wǎng)絡(luò)。

近期社群媒體及視訊串流等云端服務(wù)迅速普及，對(duì)大規(guī)模數(shù)據(jù)中心內(nèi)的高速連接技術(shù)提出更高的全新要求。

如今物聯(lián)網(wǎng)時(shí)代的到來(lái)，安裝在整個(gè)智慧城市及基礎(chǔ)設(shè)施、智慧工廠和其他工業(yè)資產(chǎn)、商業(yè)和住宅建筑物，還有用于健身和醫(yī)療追蹤之穿戴式裝置上的連網(wǎng)傳感器，將產(chǎn)生海量數(shù)據(jù)，供超大規(guī)模的數(shù)據(jù)中心擷取、儲(chǔ)存、處理與分析。這些力量正在推動(dòng)對(duì)新一代 PCIe 的需求，以高效率的方式將數(shù)據(jù)中心服務(wù)器連接到高速以太網(wǎng)絡(luò)、網(wǎng)絡(luò)附加儲(chǔ)存裝置和人工智能加速器。

聯(lián)網(wǎng)車(chē)將進(jìn)一步提升數(shù)據(jù)負(fù)載量、增加實(shí)時(shí)處理的壓力，以提高自動(dòng)駕駛能力水平，最終實(shí)現(xiàn)全自駕車(chē)的目標(biāo)。在數(shù)據(jù)中心的背后，訓(xùn)練神經(jīng)網(wǎng)絡(luò)進(jìn)行人工智能推理作業(yè)，要用到極為大量的運(yùn)算作業(yè)，嚴(yán)重暴露出與周邊裝置進(jìn)行通訊的瓶頸。

這些因素開(kāi)始發(fā)揮作用，PCIe 該繼續(xù)向前發(fā)展。2017 年發(fā)布 PCIe 4.0，不久后在 2019 年發(fā)布了 PCIe 5.0。圖 1 顯示 PCIe 各版本提供的聚合速度。

各大數(shù)據(jù)中心紛紛舍棄 100Gb 以太網(wǎng)絡(luò)，改用最新的 400Gb 規(guī)格，有望推動(dòng)廣泛采用 PCIe 5.0。在實(shí)務(wù)上增加 PCIe 帶寬一事，或多或少有跟上以太網(wǎng)絡(luò)速度加快的腳步，最理想的情況是在兩種標(biāo)準(zhǔn)之間保持平衡，有助于避免效能方面的瓶頸。

圖 1：PCIe 各版本提供的聚合速度 （數(shù)據(jù)源：Diodes 公司）

如今仍在使用「老舊」的 PCI 標(biāo)準(zhǔn)

PCIe 5.0 產(chǎn)品開(kāi)始進(jìn)入市場(chǎng)，加上日前 PCI 特殊興趣小組 （PCI-SIG） 宣布已展開(kāi)研發(fā)新一代 PCIe 6.0，將于 2021 年完成，在可預(yù)見(jiàn)的未來(lái)，PCIe 將會(huì)是要求高效能周邊裝置通訊協(xié)議的首選。

與此同時(shí)，向后兼容性成為 PCIe 系列的一大優(yōu)勢(shì)。PCIe 規(guī)格沒(méi)有失效日期，多代產(chǎn)品可以共存于市場(chǎng)，甚至共存于同一個(gè)產(chǎn)品應(yīng)用項(xiàng)目中。這對(duì)系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō)是一項(xiàng)優(yōu)點(diǎn)：新一代 PCIe 產(chǎn)品不斷出現(xiàn)，以滿足日益成長(zhǎng)的帶寬需求，早期產(chǎn)品仍能在眾多情景中貢獻(xiàn)其價(jià)值，像是個(gè)人運(yùn)算裝置、游戲及部分企業(yè)運(yùn)算和網(wǎng)絡(luò)產(chǎn)品應(yīng)用項(xiàng)目。

解決實(shí)行上的挑戰(zhàn)

每一代 PCIe 之間的向后兼容性，使得系統(tǒng)能夠受益于新芯片推出時(shí)更高的傳輸速度，又無(wú)需大幅變更設(shè)計(jì)。另一方面，提高訊號(hào)速度對(duì)訊號(hào)邊限帶來(lái)額外壓力，并可增加設(shè)計(jì)的復(fù)雜性。再者，顯然得解決跟 PCIe 橋接的問(wèn)題，不僅是在老舊界面之間，還有在 USB 或圖形端口等其他接口之間。

設(shè)計(jì)人員需要存取支持各代 PCIe 的裝置，如圖 2 所示的時(shí)鐘產(chǎn)生器、時(shí)鐘緩沖器、控制器、封包切換器/網(wǎng)橋、ReDriver? 芯片及高速多路復(fù)用器，以因應(yīng)這些挑戰(zhàn)。

圖 2：Diodes 推出之 PCIe 解決方案的范例。（數(shù)據(jù)源：Diodes 公司）

ReDriver 芯片能夠?yàn)樘岣吒咚傧到y(tǒng)的訊號(hào)完整性，提供一種實(shí)惠又便利的解決方案。ReDriver 使用等化及預(yù)強(qiáng)化等技術(shù)，輸出驅(qū)動(dòng)器有著最低延遲性，補(bǔ)償傳輸線的損失情況，以恢復(fù)訊號(hào)邊限并將抖動(dòng)情況降至最低，確保接收器有著低位錯(cuò)誤率。與整合包括頻率及數(shù)據(jù)恢復(fù)等額外功能的重定時(shí)器相比，ReDriver 具備低延遲的特性，且成本較低、易于實(shí)行。圖 2 顯示如何在需要驅(qū)動(dòng)訊號(hào)穿過(guò)較長(zhǎng) PCB 軌道處使用 PCIe ReDriver 的情況，例如到外部顯示適配器或透過(guò)纜線到外部?jī)?chǔ)存裝置。這些 ReDriver 具有完全向后兼容性，支持所有舊款 PCIe。

網(wǎng)橋與切換器滿足各類主機(jī)和端點(diǎn)裝置之間的接口要求。封包網(wǎng)橋通常會(huì)在 OSI 參考模型中的兩層之間，或是兩個(gè)通訊協(xié)議之間提供一個(gè)接口。圖 2 還顯示如何使用網(wǎng)橋在 PCIe 與包括 PCI-X 在內(nèi)的老舊 PCI 標(biāo)準(zhǔn)之間進(jìn)行連接，或連接到 USB 端口或 UART 總線接口。封包切換器這項(xiàng)多端口/多信道裝置，通常用于將單一根復(fù)合體擴(kuò)展到具有多通道的多個(gè)端口，以存取周邊裝置或線路卡等其他對(duì)等系統(tǒng)。

除了提供有著多種端口配置及轉(zhuǎn)換功能的封包網(wǎng)橋和切換器，Diodes 公司還結(jié)合了 PCIe 封包切換器與 PCIe-to-USB2.0 網(wǎng)橋的功能，打造出 PI7C9X442SL PCI Express-to-USB 2.0「切換網(wǎng)橋」。這種多功能裝置可以從一個(gè) PCIe x1 上游端口扇出到兩個(gè) x1 下游和四個(gè) USB 2.0 端口，使得系統(tǒng)主機(jī)處理器同時(shí)存取多個(gè) PCIe 和 USB 裝置。

Diodes 公司等企業(yè)可以提供多款無(wú)源雙向 PCIe 1.0、PCIe 2.0 或 PCIe 3.0 訊號(hào)多路復(fù)用器/解復(fù)用器，將單一 PCIe 信道連接到多個(gè)信道，為圖形或運(yùn)算作業(yè)擴(kuò)大帶寬。也能將這些裝置用于從單一多通訊協(xié)議接口連接。

時(shí)鐘緩沖器通常可以將單一參考訊號(hào)當(dāng)成輸入，并且產(chǎn)生多個(gè)輸出，以便更廣泛地分布在 PCB 上。時(shí)鐘緩沖器 IC 有多種配置，Diodes 提供專有的 PLL 設(shè)計(jì)，確保抖動(dòng)保持在 PCIe 要求的范圍內(nèi)。時(shí)鐘產(chǎn)生器可以產(chǎn)生輸出抖動(dòng)極低的特定頻率訊號(hào)，適用于 PCIe 及其他系統(tǒng)頻率。Diodes 的產(chǎn)品組合有 1.8V PI6CG18xxx 和 1.5V PI6CG15xxx PCIe 4.0 時(shí)鐘產(chǎn)生器及緩沖器，有 2、4 和 8 信道配置，符合各舊款 PCIe 的要求。整合芯片內(nèi)的端點(diǎn)，這些裝置為每個(gè)輸出省下 4 個(gè)外部電阻器，在物料清單中減少多達(dá) 32 個(gè)組件。

結(jié)論

從嵌入式和桌面運(yùn)算，再到高帶寬數(shù)據(jù)中心聯(lián)機(jī)及神經(jīng)網(wǎng)絡(luò)訓(xùn)練等應(yīng)用項(xiàng)目，PCIe 都是首選的高效能互連技術(shù)。設(shè)計(jì)人員可以利用早期 PCIe 標(biāo)準(zhǔn)一直沿用至今的優(yōu)點(diǎn)，加上向下兼容新舊不同規(guī)格的特性，以具成本效益的方式滿足各種系統(tǒng)要求。設(shè)計(jì)人員使用有著網(wǎng)橋、緩沖器、ReDriver、切換器及多路復(fù)用/解復(fù)用 IC 等功能的裝置組合，高效率地解決產(chǎn)品應(yīng)用項(xiàng)目的嚴(yán)苛要求。