XIO1100是PCI Express。符合PCI Express基本規(guī)范修訂版1.1的PHY，通過使用PCI Express的PHY接口中描述的接口的修改版本將PCI Express媒體訪問層（MAC）連接到PCI Express串行鏈路。英特爾公司的架構(gòu)（也稱為PIPE接口）。 PIPE接口的這一修改版本在本數(shù)據(jù)手冊中稱為TI-PIPE接口。

TI-PIPE接口是引腳可配置的接口，可配置為16位或一個8位接口。

• 16位TI-PIPE接口是一個125 MHz 16位并行接口，帶有一個16位輸出總線（RXDATA），由RXCLK輸出提供時鐘時鐘和16位輸入總線（TXDATA），由TXCLK輸入時鐘提供時鐘。兩條總線均使用單數(shù)據(jù)速率（SDR）時鐘進(jìn)行時鐘控制，其中數(shù)據(jù)轉(zhuǎn)換位于相關(guān)時鐘的上升沿。
• 8位TI-PIPE接口是250 MHz 8位并行接口采用由RXCLK輸出時鐘提供時鐘的8位輸出總線（RXDATA）和由TXCLK輸入時鐘提供時鐘的8位輸入總線（TXDATA）。兩條總線都使用雙倍數(shù)據(jù)速率（DDR）時鐘進(jìn)行計(jì)時，其中數(shù)據(jù)轉(zhuǎn)換在時鐘的上升沿和下降沿。

XIO1100 PHY接口為2.5 Gbps PCI Express串行鏈路，帶有發(fā)送差分對（TXP和TXN）和接收差分對（RXP和RXN）。 XIO1100 PHY接收差分對（RXP和RXN）的輸入數(shù)據(jù)被轉(zhuǎn)發(fā)到RXDATA輸出總線上的MAC。從TXDATA輸入總線上的MAC接收的數(shù)據(jù)被轉(zhuǎn)發(fā)到XIO1100 PHY傳輸差分對（TXP和TXN）。

XIO1100還負(fù)責(zé)處理8B /10B編碼/解碼和加擾/解擾傳出數(shù)據(jù)。此外，XIO1100可以根據(jù)使用8B /10B機(jī)制保證的轉(zhuǎn)換，在接收器端恢復(fù)/插入時鐘，并將其提供給數(shù)據(jù)鏈路層邏輯的接收端。

In除了TI-PIPE接口之外，XIO1100還具有一些TI專有的邊帶信號，一些客戶可能希望利用這些信號來利用額外的XIO1100低功耗狀態(tài)功能（例如，在L1電源狀態(tài)期間禁用PLL） 。