引 言

在1992年5月美國(guó)電信系統(tǒng)會(huì)議上，JeoMitola首次提出了軟件無(wú)線電概念，之后迅速引起了人們的關(guān)注，并開始對(duì)它進(jìn)行廣泛而深入的研究。具體地說，軟件無(wú)線電是以可編程的DSP或CPU為中心，將模塊化、標(biāo)準(zhǔn)化的硬件單元以總線方式連接起來，構(gòu)成通用的基本硬件平臺(tái)，并通過軟件加載來實(shí)現(xiàn)各種無(wú)線通信功能的開放式的體系結(jié)構(gòu)。本文以現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）和高性能直接數(shù)字合成（DDS）芯片AD9858構(gòu)成一個(gè)通用的硬件平臺(tái)，通過更新不同的數(shù)據(jù)及軟件產(chǎn)生復(fù)雜調(diào)制信號(hào)、線性調(diào)頻信號(hào)、背景多路信號(hào)、跳頻信號(hào)、擴(kuò)頻信號(hào)等，這些信號(hào)用普通信號(hào)源難以產(chǎn)生。

1 關(guān)鍵器件

1.1 AD9858簡(jiǎn)介

AD9858內(nèi)含10位數(shù)摸轉(zhuǎn)換器可工作到1 GSPS，32位可編程頻率字寄存器，100 MHz輸出頻率相噪小于-145 dBc／［email protected］ kHz，具有自動(dòng)頻率掃描能力。

AD9858有3種工作模式：?jiǎn)?a target="_blank">音頻、頻率掃描和全睡眠模式。單音頻模式下，AD9858產(chǎn)生由內(nèi)部頻率字寄存器（FTW）控制的單頻輸出信號(hào)。AD9858內(nèi)含4個(gè)頻率字寄存器（FTW）和4個(gè)相位字寄存器（POW），外部的寄存器選擇腳PSI和PS0決定選擇哪一個(gè)頻率字寄存器和相位字寄存器，通過選擇頻率字寄存器改變輸出頻率，頻率跳變的速度與AD9858的參考時(shí)鐘相關(guān)，最快為8 ns。頻率掃描模式可以自動(dòng)完成頻率掃描工作，產(chǎn)生線性調(diào)頻或?qū)崿F(xiàn)其他頻率掃描應(yīng)用，而且不受I／O口對(duì)多寄存器操作時(shí)的速度限制。無(wú)論AD9858工作于哪種工作模式，分別設(shè)定AD9858的FTW寄存器和POW寄存器，通過改變PS1和PS0的值，就可以同時(shí)改變信號(hào)的頻率和相位，而且相位的改變可以是絕對(duì)調(diào)相或相對(duì)調(diào)相，這正是AD9858實(shí)現(xiàn)混合調(diào)制的關(guān)鍵。

1.2 XC2V500-6FG256C簡(jiǎn)介

FPGA使用XILINX公司的VirtexII系列。本文選用兩塊門數(shù)不同的FPGA，一塊為XC2V500-6FG256C，其具有50萬(wàn)門，420 MHz內(nèi)部時(shí)鐘速率，172個(gè)輸入輸出腳，96 Kb分布RAM，最大576 Kb塊RAM。另一塊為XC2V1000-5FG256C，其具有100萬(wàn)門，420 MHz內(nèi)部時(shí)鐘速率，172個(gè)輸入輸出腳，160 Kb分布RAM，最大720 Kb塊RAM。該系列FPGA含有嵌入式乘法器和分布式存儲(chǔ)器，具有DSP設(shè)計(jì)所需的平臺(tái)特性，這些特性使得能夠以較高的面積利用率實(shí)現(xiàn)信號(hào)處理功能，為復(fù)雜模擬過程的數(shù)據(jù)實(shí)時(shí)處理以及DDS的實(shí)時(shí)控制提供保障。

2 硬件設(shè)計(jì)

2.1 整體結(jié)構(gòu)

普通調(diào)制信號(hào)的時(shí)域表達(dá)式為：

式中：Ω0稱為角載頻，Ω0=2πf0；α（t）和θ（￡）分別是幅度調(diào)制函數(shù)和相位調(diào)制函數(shù)，一般情況下，它們都是相對(duì)于cos（Ω0t）的時(shí)間慢變函數(shù)。

對(duì)于一個(gè)復(fù)雜信號(hào)，式中cos（Ω0t）作為高頻載波信號(hào)，以正弦波為主，其頻率相位和幅度應(yīng)該可以快速跳變。α（t）和θ（t）作為調(diào)制函數(shù)，其波形、頻率、相位和幅度都應(yīng)該可變，甚至是一個(gè)低頻的任意波。

如果通過數(shù)字直接合成的方式直接生成如S（t）的復(fù)雜信號(hào)，以1 GHz的采樣率、16位的數(shù)據(jù)寬度為例，如使用實(shí)時(shí)數(shù)據(jù)處理，傳輸帶寬需16×1 000 M=16 000 MB-PS，數(shù)據(jù)存儲(chǔ)深度為16×1 000 M=16 GB／S，所以使用直接生成S（t）復(fù)雜信號(hào)方案，硬件復(fù)雜，且成本高。如圖1所示，本文對(duì)高頻的載波信號(hào)和低頻的調(diào)制信號(hào)分別模擬后進(jìn)行疊加，高頻的載波信號(hào)cos（Ω0t）使用高性能的DDS芯片AD9858和FPGA控制來模擬，α（t）和θ（t）雙路低頻的調(diào)制信號(hào)全部在FPGA中實(shí)現(xiàn)。模擬出的調(diào)制信號(hào)相位頻率調(diào)制函數(shù)直接輸出數(shù)字信號(hào)至AD9858的控制FPGA，通過控制AD9858的頻率相位字實(shí)現(xiàn)調(diào)制，幅度脈沖調(diào)制函數(shù)信號(hào)通過數(shù)字模擬轉(zhuǎn)換器（ADC）后加至自動(dòng)增益控制（AGC）電路實(shí)現(xiàn)調(diào)制，這樣大大降低了對(duì)硬件的要求，同時(shí)也減少了軟件的計(jì)算量。

2.2 高頻載波發(fā)生

本設(shè)計(jì)AD9858參考時(shí)鐘使用1 GHz，使用并口方式讀寫數(shù)據(jù)，即設(shè)置AD9858外部串并選擇信號(hào)（SPSE-LECT）=1。最高輸出頻率達(dá)到350 MHz，對(duì)于350 MHz以上可以通過混頻方式上變頻。

頻率控制通過FPGA及中央處理單元實(shí)現(xiàn)。連續(xù)波可以直接對(duì)AD9858的頻率字寄存器寫入32位FTW，該頻率控制字可以通過式（2）得到：

式中：SYSCLK為參考時(shí)鐘。

高頻載波不只是單純連續(xù)波輸出，還要利用AD9858實(shí)現(xiàn)頻率捷變、頻率相位調(diào)制和頻率掃描功能，才能實(shí)現(xiàn)復(fù)雜信號(hào)的模擬。