時鐘抖動時域分析

2474215 2017-05-18 | rar | 0.77 MB | 次下載 | 免費

資料介紹

　　新型的高速ADC 都具備高模擬輸入帶寬（約為最大采樣頻率的3 到6 倍），因此它們可以用于許多欠采樣應用中。ADC 設計的最新進展極大地擴展了可用輸入范圍，這樣系統設計人員便可以去掉至少一個中間頻率級，從而降低成本和功耗。在欠采樣接收機設計中必須要特別注意采樣時鐘，因為在一些高輸入頻率下時鐘抖動會成為限制信噪比（SNR）的主要原因。本系列文章共有三部分，“第1 部分”重點介紹如何準確地估算某個時鐘源的抖動，以及如何將其與ADC 的孔徑抖動組合。在“第2 部分”中，該組合抖動將用于計算ADC 的SNR，然后將其與實際測量結果對比。“第3 部分”將介紹如何通過改善ADC 的孔徑抖動來進一步增加ADC 的SNR，并會重點介紹時鐘信號轉換速率的優化。

　　根據Nyquist-Shannon 采樣定理，如果以至少兩倍于其最大頻率的速率來對原始輸入信號采樣，則其可以得到完全重建。假設以 100 MSPS 的速率對高達 10MHz 的輸入信號采樣，則不管該信號是位于 1 到 10MHz 的基帶（首個Nyquist 區域），還是在 100 到 110MHz 的更高 Nyquist 區域內欠采樣，都沒關系。在更高（第二個、第三個等）Nyquist 區域中采樣，一般被稱作欠采樣或次采樣。然而，在 ADC 前面要求使用抗混疊過濾，以對理想 Nyquist 區域采樣，同時避免重建原始信號過程中產生干擾。

時鐘抖動時域分析