時鐘脈沖是微型計算機系統(tǒng)的基本信號，在1-2節(jié)里，我們曾經(jīng)簡單地介紹了8x51的時鐘脈沖。不管是采用內(nèi)部的振蕩電路，或由外部的時鐘脈沖產(chǎn)生電路提供的時鐘脈沖，這個時鐘脈沖將成為整個系統(tǒng)運行的根據(jù)。89C51的額定時鐘脈沖為0到 24MHz，表示只要不超過24MHz即可。而89S51的額定時鐘脈沖為0到33MHz，表示只要不超過33MHz就不會有問題。當(dāng)我們在設(shè)計電路時，是不是要使用其最高的頻率呢？當(dāng)然不是這樣。若時鐘脈沖的頻率太高，可能會導(dǎo)致程序復(fù)雜、使用的 CPU資源增大，“延遲函數(shù)”就是最明顯的例子。

　　通常我們會挑選一個常用、容易買到（且便宜）的石英振蕩晶體，而且程序不必刻意修改就能兼容，這里挑選最常用的 12MHz時鐘脈沖。

　　如圖1-21所示為12MHz時鐘脈沖的時序圖，一個機器周期由6個狀態(tài)周期（S1到S6）所構(gòu)成，每個狀態(tài)周期包括兩個時鐘脈沖（即P1、P2）。對于12MHz的時鐘脈沖而言，一個脈沖的周期為1/12μs，一個機器周期包含12個時鐘脈沖，也就是1μs。

　　在8x51的111條指令里，除了執(zhí)行乘法與除法指令需要4個機器周期外，其余指令都能在1個或2個機器周期執(zhí)行完畢。盡管如此，有些指令的長度為1B，有些為2B，還有少數(shù)指令為3B。對于不同的指令，CPU如何讀取與執(zhí)行呢？在此將結(jié)合圖1-21簡要說明。首先是地址鎖存使能引腳ALE，每個機器周期送出兩個脈沖（分別是在S1及S4時），以鎖存P0輸出的地址（A0～ A7），CPU將進行讀取存儲器的動作。對于不同的指令類型，其動作分別說明如下。

　　1個機器周期、1B的指令，如CLR C指令，在S1時讀取指令，在S6時執(zhí)行完畢；而在S4時讀取下條指令，但并不使用它，直到下個機器周期的S1時再重新讀取下條指令。

　　1個機器周期、2B的指令，如INC direct指令，在S1時讀取指令，在S4時讀取第二個byte，在S6時執(zhí)行完畢。在下個機器周期的S1時讀取下條指令，以此類推。

　　2個機器周期、1B的指令，如RET指令，在S1時讀取指令，而在S4及下個機器周期的S1、S4時分別讀取下條指令，由于指令尚未執(zhí)行完畢，所以這三個階段的指令讀取都會被放棄。直到第二個機器周期的S6，指令執(zhí)行完畢后，CPU才會在第三個機器周期的S1重新讀取下條指令，才是有效的讀取。

　　另外一種2個機器周期、1B的指令為存取外部存儲器數(shù)據(jù)的指令，即MOVX指令。同樣在第一個機器周期的S1時讀取指令，而在S4時讀取下條指令，當(dāng)然也會被放棄。在S5時P0送出的A0到A7地址將被放入鎖存器，而S6到下個機器周期的S3之間，由 P0進行外部存儲器的數(shù)據(jù)存取。由于進行外部存儲器的存取，第二個機器周期的S1與S4并不進行讀取指令的動作，直到第三個機器周期的S1時，才會重新讀取下條指令。