1. 實(shí)驗(yàn)任務(wù)

　　讓實(shí)驗(yàn)板上的 8 個(gè) LED 實(shí)現(xiàn)流水燈的功能。通過這個(gè)實(shí)驗(yàn)，進(jìn)一步掌握采用計(jì)數(shù)與判斷的方式來實(shí)現(xiàn)分頻的 Verilog HDL 的編程方法以及移位運(yùn)算符的使用。

　　3. 實(shí)驗(yàn)原理

　　流水燈，顧名思義就是讓 LED 象水一樣的點(diǎn)亮。如果把流水做慢動(dòng)作播放，可以想象到其實(shí)就是移動(dòng)，即：把水塊不斷地向同一方向移動(dòng)，而原來的水塊保持不動(dòng)，就形成了流水。同樣，如果使得最左邊的燈先亮；然后，通過移位，在其右側(cè)的燈，由左向右依次點(diǎn)亮，而已經(jīng)亮的燈又不滅，便形成了向右的流水燈。初始狀態(tài)時(shí)，8 個(gè)燈都不亮。每來一個(gè)時(shí)鐘脈沖 CLK，計(jì)數(shù)器就加 1。每當(dāng)判斷出計(jì)數(shù)器中的數(shù)值達(dá)到 25000000 時(shí)，就會點(diǎn)亮一個(gè)燈，并進(jìn)行移位。 FPGA 輸出的數(shù)據(jù)就應(yīng)該首先是 10000000，隔 1 秒鐘變成 11000000……一直變化到11111111，這樣，依次點(diǎn)亮所有的燈，就形成了流水燈。而當(dāng) 8 個(gè)燈都點(diǎn)亮?xí)r，需要一個(gè)操作使得所有的燈恢復(fù)為初始狀態(tài)，即：燈都不亮。然后，再一次流水即可。如果是右移位，就出現(xiàn)向右流水的現(xiàn)象；反之，向左流水。