芯片功能的增加和數(shù)據(jù)吞吐量的要求， 促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接， 轉(zhuǎn)向較高速度的串行連接。SERDES（Serializer-Dese rializer ，） 是經(jīng)高速差分對(duì)，而不是經(jīng)較低速度的并行總線傳輸串行化的數(shù)據(jù)。一個(gè)實(shí)例是用單個(gè)PCI-Express 通道，替代傳統(tǒng)的32 位、64MHz PCI 總線（可達(dá)到2.112Gb/s） ，僅用4 條線（運(yùn)行在2.5GHz） ，可達(dá)到4Gb/s總數(shù)據(jù)率。簡(jiǎn)言之， SERDES 協(xié)議允許用較少的引腳數(shù)傳輸較高的數(shù)據(jù)率。

　　典型的SERDES 的FPGA 實(shí)現(xiàn)

　　圖1 給出在復(fù)雜的FPGA 實(shí)現(xiàn)中各種可能的SERDES 接口，包括數(shù)據(jù)通路（ 芯片到芯片， SPI 4.2 ，PCI-Express ，SGM11） 、背板（GbE/GSM11 ， PCI Express/AS ，專用）接口、存儲(chǔ)器接口（DDR1/ Ⅱ SDRAM ，QDR Ⅱ SRAM） ?？捎蒄PGA 實(shí)現(xiàn)的芯片包括存儲(chǔ)器控制器、幀調(diào)節(jié)器/MAC 、DSP 協(xié)處理器、控制板接口和背板驅(qū)動(dòng)器。

　　SERDES 接口有兩類：源同步（SS） 接口和時(shí)鐘數(shù)據(jù)恢復(fù)（CDR） 接口。這兩類接口的基本差別是如何實(shí)現(xiàn)同步。源同步接口有一個(gè)伴隨傳輸數(shù)據(jù)的分離時(shí)鐘信號(hào)。CDR 沒(méi)有分離的時(shí)鐘信號(hào)，代之以嵌入在數(shù)據(jù)開(kāi)關(guān)轉(zhuǎn)換中的時(shí)鐘。這就是說(shuō)， CDR 接收機(jī)將鎖相數(shù)據(jù)信號(hào)本身來(lái)得到時(shí)鐘。表1 給出這兩類接口的基本差別。CDR 接口通常運(yùn)行在較高的速度和較長(zhǎng)的距離，因而會(huì)帶來(lái)較大的設(shè)計(jì)問(wèn)題?；诖嗽?，本文主要集中在CDR 方面。