并最終實(shí)

　　現(xiàn)了對(duì)步進(jìn)電機(jī)的線性速度控制。

　　; $%&’（）*#+ 內(nèi)核處理器

　　%-3425678 是 9:7 公司最新推出的基于 9:7;《 體系架構(gòu)的

　　處理器核，具有高性能、低成本、低功耗的特點(diǎn)，專門為嵌入式應(yīng)用

　　領(lǐng)域設(shè)計(jì)。

　　9:7;《 架構(gòu)采用了 K&，ID6“ 技術(shù)。保持了對(duì)現(xiàn)存 9:7 解決方

　　案完整的代碼兼容性OR P

　　，比單純 9:7 代碼少使用 8RY 的內(nèi)存，減少

　　了系統(tǒng)開(kāi)銷，同時(shí)能夠比 K&，ID 技術(shù)高出 8UY的性能。

　　在中斷處理方面，%-3425678 集成了嵌套向量中斷控制器 XW@%

　　！X2A42E W2C4-32E @（4233，F(xiàn)4 %-（43-BB23*。XW@% 可以配置 R Z ”$# 個(gè)帶有

　　“SV 個(gè) 優(yōu) 先 級(jí) 、 U 級(jí) 搶 占 優(yōu) 先 權(quán) 的 物 理 中 斷 。 同 時(shí) ， 搶 占

　?。?？3262IF4’-（*、尾鏈 ！K）’B6C&）’（’（0*、遲到技術(shù) ！+）426）33’;’（0*的使用，

　　大大縮短了異常事件的響應(yīng)事件。%-3425678 異常處理過(guò)程中由硬

　　件自動(dòng)保存和恢復(fù)處理器狀態(tài)，進(jìn)一步縮短了中斷響應(yīng)時(shí)間，降低

　　了軟件設(shè)計(jì)的復(fù)雜性O(shè)R P

　　。

　　%-3425678 體系架構(gòu)提出了新的單線調(diào)試技術(shù)，%-3425678 處

　　理器的跟蹤調(diào)試是通過(guò)調(diào)試訪問(wèn)端口?。?D，0 9CC2AA ？-34M ［9？*來(lái)

　　實(shí)現(xiàn)的。［9？ 端口可以作為串行線調(diào)試端口！ 》\6［？*或串行 ］K9^

　　調(diào)試端口 ！ 》\］6［？M 允許 ］K9^ 或 》\ 協(xié)議* 使用 O R P

　　。其中 》\6［？

　　只需要時(shí)鐘和數(shù)據(jù) ” 個(gè)引腳，實(shí)現(xiàn)了低成本跟蹤調(diào)試，避免使用多

　　引腳進(jìn)行 ］K9^ 調(diào)試，并全面支持 ：2）BW’2J 編譯器和 ：2）BW’2J 調(diào)

　　試產(chǎn)品O“ P

　　。

　　+ 步進(jìn)電機(jī)及驅(qū)動(dòng)模塊