按照傳輸線理論，當(dāng)負(fù)載與輸出不匹配時(shí)，信號(hào)的傳輸為非理想行波狀態(tài)（駐波或反射），會(huì)出現(xiàn)波形失真或衰減。阻抗匹配則傳輸功率大，對(duì)于一個(gè)電源來講，當(dāng)它的內(nèi)阻等于負(fù)載時(shí)，輸出功率最大，此時(shí)阻抗匹配。最大功率傳輸定理，如果是高頻的話，就是無反射波。對(duì)于普通的寬頻放大器，輸出阻抗50Q，功率傳輸電路中需要考慮阻抗匹配，可是如果信號(hào)波長(zhǎng)遠(yuǎn)遠(yuǎn)大于電纜長(zhǎng)度，即電纜長(zhǎng)度可以忽略的話，就無須考惠阻抗匹配了。 阻抗匹配是指在能量傳輸時(shí)，要求負(fù)載阻抗要和傳輸線的特征阻抗相等，此時(shí)的傳輸不會(huì)產(chǎn)生反射，這表明所有能量都被負(fù)載吸收了；反之則在傳輸中有能量損失。 在高速的設(shè)計(jì)中，阻抗的匹配與否關(guān)系到信號(hào)質(zhì)量的優(yōu)劣。阻抗匹配的技術(shù)可以說豐富多樣，但是在具體的系統(tǒng)中怎樣才能比較合理地應(yīng)用，需要衡量多個(gè)方面的因素。例如，在系統(tǒng)設(shè)計(jì)中，很多采用的都是源端的串聯(lián)匹配。對(duì)于什么情況下需要匹配，采用什么方式的匹配，為什么采用這種方式，以下逐一分析。例如，差分的匹配多數(shù)采用串聯(lián)終端的匹配；時(shí)鐘采用并聯(lián)終端匹配。 1)串聯(lián)終端匹配串聯(lián)終端匹配的理論出發(fā)點(diǎn)是在信號(hào)源端阻抗低于傳輸線特征阻抗的條件下，在信號(hào)的源端和傳輸線之間串接一個(gè)電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來的信號(hào)發(fā)生再次反射。 串聯(lián)終端匹配后的信號(hào)傳輸具有以下特點(diǎn)： (1)由于串聯(lián)匹配電阻的作用，驅(qū)動(dòng)信號(hào)傳播時(shí)以其幅度的50%向負(fù)載端傳播。 (2)信號(hào)在負(fù)載端的反射系數(shù)接近十1，因此反射信號(hào)的幅度接近原始信號(hào)幅度的50%。 (3)反射信號(hào)與源端傳播的信號(hào)疊加，使負(fù)載端接收到的信號(hào)與原始信號(hào)的幅度近似相同。 (4)負(fù)載端反射信號(hào)向源端傳播，到達(dá)源端后被匹配電阻吸收。 (5)反射信號(hào)到達(dá)源端后，源端驅(qū)動(dòng)電流降為0，直到下一次信號(hào)傳輸。 相對(duì)并聯(lián)匹配來說，串聯(lián)匹配不要求信號(hào)驅(qū)動(dòng)器具有很大的電流驅(qū)動(dòng)能力。選擇串聯(lián)終端匹配電阻值的原則很簡(jiǎn)單，就是要求匹配電阻值與驅(qū)動(dòng)器的輸出阻抗之和與傳輸線的特征阻抗相等。理想的信號(hào)驅(qū)動(dòng)器的輸出阻抗為零，實(shí)際的驅(qū)動(dòng)器總是有比較小的輸出阻抗，而且在信號(hào)的電平發(fā)生變化時(shí)，輸出阻抗可能不同。比如電源電壓為+4.5V的CMOS驅(qū)動(dòng)器，在低電平時(shí)典型的輸出阻抗為37Q，在高電平時(shí)典型的輸出阻抗為45Q；TTL駔動(dòng)器和CMOS驅(qū)動(dòng)器一樣，其輸出阻抗會(huì)隨信號(hào)的電平大小變化而變化。因此，對(duì)TTL或CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。 2)并聯(lián)終端匹配并聯(lián)終端匹配的理論出發(fā)點(diǎn)是在信號(hào)源端阻抗很小的情況下，通過增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線的特征阻抗相匹配，達(dá)到消除負(fù)載端反射的目的。實(shí)現(xiàn)形式分為單電阻和雙電阻兩種形式。2 并聯(lián)終端匹配后的信號(hào)傳輸具有以下特點(diǎn)： (1)驅(qū)動(dòng)信號(hào)近似以滿幅度沿傳輸線傳播。 (2)所有的反射都被匹配電阻吸收。 (3)負(fù)載端接收到的信號(hào)幅度與源端發(fā)送的信號(hào)幅度近似相同。 在實(shí)際的電路系統(tǒng)中，芯片的輸入阻抗很高，因此對(duì)單電阻形式來說，負(fù)載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等。假定傳輸線的特征阻抗為50Q，則R值為50Q。如果信號(hào)的高電平為5V，則信號(hào)的靜態(tài)電流將達(dá)到100mA。由于典型的TTL或CMOS電路的驅(qū)動(dòng)能力很小，這種單電阻的并聯(lián)匹配方式很少出現(xiàn)在這些電路中。 雙電阻形式的并聯(lián)匹配，也被稱為戴維南終端匹配，要求的電流驅(qū)動(dòng)能力比單電阻形式小。這是因?yàn)閮呻娮璧牟⒙?lián)值與傳輸線的特征阻抗相匹配，每個(gè)電阻都比傳輸線的特征阻抗大。考慮到芯片的驅(qū)動(dòng)能力，丙個(gè)電阻值的選擇必須遵循三個(gè)原則： (1)兩電阻的并聯(lián)值與傳輸線的特征阻抗相等。 (2)與電源連接的電阻值不能太小，以免信號(hào)為低電平時(shí)驅(qū)動(dòng)電流過大。 (3)與地連接的電阻值不能太小，以免信號(hào)為高電平時(shí)驅(qū)動(dòng)電流過大。 并聯(lián)終端匹配優(yōu)點(diǎn)是簡(jiǎn)單易行；顯而易見的缺點(diǎn)是會(huì)帶來直流功耗：?jiǎn)坞娮璺绞降闹绷鞴呐c信號(hào)的占空比緊密相關(guān)；雙電阻方式則無論信號(hào)是高電平還是低電平都有直流功耗。因而不適用于電池供電系統(tǒng)等對(duì)功耗要求高的系統(tǒng)。另外，單電阻方式由于驅(qū)動(dòng)能力問題在一般的TTL、CMOS系統(tǒng)中沒有應(yīng)用，而雙電阻方式需要兩個(gè)元件，這就對(duì)PCB板的面積提出了要求，因此不適合用于高密度印制電路板。 (mbbeetchina)