完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 功耗
文章:232個(gè) 瀏覽:32521次 帖子:293個(gè)
關(guān)于AMD新架構(gòu)的分析和應(yīng)用
盡管如此,Zen 2看起來(lái)很像Zen。它屬于同一個(gè)系列,這意味著它看起來(lái)非常相似。AMD在這個(gè)平臺(tái)上所做的一切,啟用PCIe 4.0,并使服務(wù)器處理器擺...
PIC單片機(jī)在執(zhí)行SLEEP指令后進(jìn)入睡眠省電模式。進(jìn)入SLEEP模式后,主振蕩停止,如果看門狗在燒寫時(shí)打開了,看門狗定時(shí)器將被清并保持運(yùn)行。I/O口,...
2019-07-29 標(biāo)簽:PIC單片機(jī)功耗 2280 0
靜態(tài)功耗的定義及FPGA設(shè)計(jì)中常用降低功耗的方法
靜態(tài)功耗是指一個(gè)電路維持在一個(gè)或另一個(gè)邏輯狀態(tài)時(shí)所需的功率。可以通過(guò)觀察電路中每個(gè)電阻元件的電流I和壓降V來(lái)計(jì)算每個(gè)元件的功率VI,并求和得到總功率,這...
6大全新28nm 器件,功耗再降30%,擴(kuò)大 28nm 領(lǐng)先地位
持續(xù)創(chuàng)新 28HPL 高性能低功耗工藝,成就跨越全新中低端器件,和 Artix-7 FPGA、Kintex-7 FPGA 及 Zynq-7000 SoC...
賽靈思宣布支持16nm UltraScale+器件工具與文檔公開支持主流市場(chǎng)
通過(guò)與 Vivado 設(shè)計(jì)套件的協(xié)同優(yōu)化可以完全發(fā)揮 UltraScale+ 產(chǎn)品系列的功耗性能比優(yōu)勢(shì),以及 SmartCORE 及 LogiCORE ...
基于Virtex UltraScale FPGA的成本及功耗優(yōu)化型銅線互連解決方案
連接您的服務(wù)器與架頂式交換機(jī)的方式中,與采用傳統(tǒng)光學(xué)連接相比,銅線兼具成本及功耗優(yōu)化的優(yōu)勢(shì)。您是否對(duì)采用更具成本效益的 25G 銅線連接更感興趣。
賽靈思推出豐富的智能解決方案能與安全、加密和 RegEx 功能方便集成
面向數(shù)據(jù)包處理的 Xilinx 智能方案包括 FPGA、 3D IC、和 SoC 以及一系列 SmartCORE IP,可進(jìn)行定制優(yōu)化以滿足獨(dú)特的市場(chǎng)需...
關(guān)于現(xiàn)代化汽車的安全和功耗要求的講解
先進(jìn)的汽車電子設(shè)備可提供更多功能,加強(qiáng)駕駛員安全保證,但代價(jià)卻是導(dǎo)致電源波動(dòng)的加劇。升降壓技術(shù)可消除臃腫的電容器,降低系統(tǒng)成本并縮減尺寸。此外,集成PM...
深入淺出玩轉(zhuǎn)FPGA視頻:MAX II的UFM模塊使用實(shí)例
MAX II具有傳統(tǒng)CPLD設(shè)計(jì)的低成本特性,MAX II CPLD還進(jìn)一步提高了高密度產(chǎn)品的功耗和成本優(yōu)勢(shì),可以使用MAX II CPLD來(lái)替代高功耗...
功耗是一個(gè)“機(jī)會(huì)均等”問(wèn)題:從早期設(shè)計(jì)取舍到自動(dòng)物理功耗優(yōu)化,所有降低功耗的技術(shù)都彼此相互補(bǔ)充,并且需要作為每個(gè)現(xiàn)代設(shè)計(jì)流程中的一部分加以考慮。工程師在...
低功耗是MCU的一項(xiàng)非常重要的指標(biāo),比如某些可穿戴的設(shè)備,其攜帶的電量有限,如果整個(gè)電路消耗的電量特別大的話,就會(huì)經(jīng)常出現(xiàn)電量不足的情況,影響用戶體驗(yàn)。...
了解如何使用可用工具在UltraScale器件上執(zhí)行功耗分析,以及如何估算從7系列FPGA遷移的設(shè)計(jì)的功耗。 還要了解如何操作Xilinx功耗估算器。
Kintex UltraScale FPGA KCU105評(píng)估套件的特點(diǎn)性能介紹
查看Kintex?UltraScale?FPGA KCU105評(píng)估套件,該評(píng)估套件具有完美的開發(fā)環(huán)境,可用于評(píng)估尖端的Kintex UltraScale...
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-26 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2052 0
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-26 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2124 0
利用DSP48E2 Slice中的寬MUX產(chǎn)品反饋
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-27 標(biāo)簽:賽靈思功耗設(shè)計(jì) 3007 0
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-27 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2106 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |