完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > eda工具
EDA工具軟件可大致可分為芯片設(shè)計(jì)輔助軟件、可編程芯片輔助設(shè)計(jì)軟件、系統(tǒng)設(shè)計(jì)輔助軟件等三類。進(jìn)入我國(guó)并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計(jì)軟件輔助類和可編程芯片輔助設(shè)計(jì)軟件:Protel、PSPICE、multiSIM10(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim,ISE,modelsim等等。
文章:255個(gè) 瀏覽:31967次 帖子:9個(gè)
一篇文章了解S參數(shù)的相關(guān)應(yīng)用背景
在EDA仿真結(jié)果中,S參數(shù)是一個(gè)經(jīng)常被提及的結(jié)果,關(guān)于S參數(shù)詳細(xì)內(nèi)容,其實(shí)不管是網(wǎng)上還是教科書都有較規(guī)范的介紹,但是大多數(shù)并不適用沒(méi)有EDA背景的讀者。
2023-06-21 標(biāo)簽:EDA工具仿真器信號(hào)完整性 2955 0
NCSIM、VCS和QuestaSim后仿真如何屏蔽冗余的違例信息呢?
在進(jìn)行數(shù)字電路后仿真時(shí),經(jīng)常會(huì)遇到很多時(shí)序?yàn)槔ǔ_@些違例都是由網(wǎng)表中大量的時(shí)序檢查報(bào)出的。
pcb疊層設(shè)計(jì)原則 如何設(shè)計(jì)PCB疊層?
在設(shè)計(jì)2層PCB時(shí),實(shí)際上不需要考慮PCB在工廠的結(jié)構(gòu)問(wèn)題。但是,當(dāng)電路板上的層數(shù)為四層或更多時(shí),PCB的堆疊是一個(gè)重要因素。
2023-07-19 標(biāo)簽:PCB板EDA工具PCB設(shè)計(jì) 2780 0
芯片設(shè)計(jì)知識(shí):了解芯片設(shè)計(jì)的基本原理和流程,包括RTL設(shè)計(jì)、綜合、布局布線、驗(yàn)證等方面的知識(shí)。
2023-08-14 標(biāo)簽:EDA工具芯片設(shè)計(jì)SoC芯片 2725 0
確保設(shè)計(jì)具有足夠的旁路電容和地平面。在使用集成電路時(shí),確保在靠近電源端到地(最好是地平面)的位置使用合適的去耦電容。電容的合適容量取決于具體應(yīng)用、電容技...
隨著先進(jìn)工藝已經(jīng)進(jìn)入到3nm階段,EDA工具對(duì)Delay計(jì)算的準(zhǔn)確度變得十分具有挑戰(zhàn)性,Cadence設(shè)置如下表參數(shù),通過(guò)setDesignMode -...
2022-10-10 標(biāo)簽:EDA工具 2675 0
如何設(shè)計(jì)出一個(gè)高質(zhì)量的高速PCB板
總的來(lái)說(shuō),設(shè)計(jì)好一個(gè)高質(zhì)量的高速PCB板,應(yīng)該從信號(hào)完整性(SI---Signal Integrity)和電源完整性(PI---Power Integr...
2019-05-22 標(biāo)簽:pcb板eda工具pcb設(shè)計(jì) 2659 0
“oc”是Coverpoint的名稱。‘oc’覆蓋了2比特變量‘offset’。由于沒(méi)有指定收集哪些bin,EDA仿真工具會(huì)默認(rèn)為我們創(chuàng)建4個(gè)bin(a...
DFT是確保芯片在制造過(guò)程中具有可測(cè)試性的一種技術(shù)。DFT友好的ECO是指在進(jìn)行ECO時(shí), 不會(huì)破壞芯片的DFT功能或降低DFT覆蓋率的設(shè)計(jì)方法。
ProteuS在ARM開(kāi)發(fā)中的應(yīng)用解析
Proteus軟件是英國(guó)Labcenter electronics公司的EDA工具軟件,是一個(gè)電子設(shè)計(jì)的教學(xué)平臺(tái)、實(shí)驗(yàn)平臺(tái)和創(chuàng)新平臺(tái),涵蓋了電工電子實(shí)驗(yàn)...
Net Delay在整個(gè)路徑延時(shí)的占比是什么情況呢?
繞線延時(shí)(Net Delay)是怎么計(jì)算出來(lái)的呢?Net Delay在整個(gè)路徑延時(shí)(Path Delay)的占比又是什么情況呢?針對(duì)關(guān)鍵路徑,工具會(huì)如何...
2023-06-27 標(biāo)簽:EDA工具SoC設(shè)計(jì)DFM 2329 0
現(xiàn)今的FPGA設(shè)計(jì)規(guī)模越來(lái)越龐大,功能越來(lái)越復(fù)雜,因此FPGA設(shè)計(jì)的每個(gè)部分都從頭開(kāi)始著手是不切實(shí)際的。
2023-05-22 標(biāo)簽:FPGA設(shè)計(jì)寄存器EDA工具 2283 0
芯片設(shè)計(jì)小經(jīng)驗(yàn)—異步電路跨時(shí)鐘域小結(jié)
關(guān)于異步電路,是面試?yán)锉粏?wèn)的最多的部分,網(wǎng)上也有很多很多的總結(jié)文章。這里有兩個(gè)原因。第一,這是一種比較成熟的通用設(shè)計(jì)手段,電路結(jié)構(gòu)也比較經(jīng)典。第二是因?yàn)?..
ignore_bins和default兩者之間有些什么細(xì)微差別呢?
在SystemVerilog中,經(jīng)常會(huì)需要將一些值或者翻轉(zhuǎn)行為從覆蓋率中排除掉,ignore_bins是經(jīng)常被用到的一種方式,其實(shí)除了ignore_bins之外
2023-07-14 標(biāo)簽:EDA工具仿真器Verilog語(yǔ)言 2232 0
解析SDF的Header Section信息與Cell Entries信息
SDF文件是在VCS/NC-Verilog后仿真運(yùn)行時(shí)將STD/IO/Macro門級(jí)verilog中specify的延遲信息替換為QRC/Star-RC...
std::randomize隨機(jī)結(jié)果不符合預(yù)期?
在近期的一個(gè)testcase調(diào)試中,遇到一個(gè)std::randomize隨機(jī)結(jié)果不符合預(yù)期的現(xiàn)象。
綜合就是將HDL語(yǔ)言轉(zhuǎn)化成與,非,或門等等基本邏輯單元組成的門級(jí)連接。因此,可綜合語(yǔ)句就是能夠通過(guò)EDA工具自動(dòng)轉(zhuǎn)化成硬件邏輯的語(yǔ)句。
芯片設(shè)計(jì)中跨時(shí)鐘域CDC的那些事
這里我們先復(fù)習(xí)一下同步電路和異步電路的概念。在現(xiàn)代SoC設(shè)計(jì)中,絕大多數(shù)的電路都是同步電路。
2023-06-20 標(biāo)簽:EDA工具SoC設(shè)計(jì)鎖存器 2156 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |