完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27152次 帖子:90個(gè)
請(qǐng)問(wèn)create_generated_clock該怎么使用呢?
FPGA設(shè)計(jì)中,生成時(shí)鐘分為兩大類(lèi):自動(dòng)生成時(shí)鐘和用戶(hù)生成時(shí)鐘。
2024-01-25 標(biāo)簽:FPGA設(shè)計(jì)PLL電路 3283 0
最近調(diào)試芯片遇到一個(gè)選擇題,需要決定數(shù)據(jù)接口的接口標(biāo)準(zhǔn),是選用LVDS差分接口還是CMOS單端接口。
2023-06-16 標(biāo)簽:CMOSFPGA設(shè)計(jì)差分信號(hào) 3265 0
嘮一嘮解決FPGA約束中時(shí)序不收斂的問(wèn)題
FPGA時(shí)序不收斂,會(huì)出現(xiàn)很多隨機(jī)性問(wèn)題,上板測(cè)試大概率各種跑飛,而且不好調(diào)試定位原因,所以在上板測(cè)試前,先優(yōu)化時(shí)序,再上板。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)寄存器RAM 3225 0
FPGA設(shè)計(jì)中幾種常見(jiàn)的反壓方式
FPGA的設(shè)計(jì)中,一個(gè)前級(jí)模塊A向下游模塊B發(fā)送數(shù)據(jù),如下圖所示,當(dāng)下游模塊B不能及時(shí)處理數(shù)據(jù)時(shí),希望前級(jí)模塊A停止發(fā)送數(shù)據(jù),這個(gè)時(shí)候模塊B會(huì)通過(guò)一個(gè)反...
2023-09-06 標(biāo)簽:fpga模塊FPGA設(shè)計(jì) 3192 0
本文主要介紹verilog常用的循環(huán)語(yǔ)句,循環(huán)語(yǔ)句的用途,主要是可以多次執(zhí)行相同的代碼或邏輯。
2023-05-12 標(biāo)簽:fpgaFPGA設(shè)計(jì)verilog 3177 0
m序列的verilog實(shí)現(xiàn)以及使能信號(hào)解決跨時(shí)終域問(wèn)題
根據(jù)《通信原理》一書(shū)可知,m序列是最長(zhǎng)線(xiàn)性反饋移位寄存器的簡(jiǎn)稱(chēng),它產(chǎn)生的偽隨機(jī)序列的周期與其反饋移存器級(jí)數(shù)有關(guān);
2023-06-16 標(biāo)簽:FPGA設(shè)計(jì)移位寄存器BPSK 3129 0
基于FPGA設(shè)計(jì)的醫(yī)學(xué)監(jiān)測(cè)用視力測(cè)試儀設(shè)計(jì)
實(shí)現(xiàn)用FPGA隨機(jī)生成不同方向的E, 通過(guò)VGA接口在顯示器上顯示,判斷測(cè)試者按的按鍵方向是否正確,通過(guò)幾輪測(cè)試計(jì)算并顯示最終視力測(cè)試結(jié)果的功能
2017-08-11 標(biāo)簽:fpgaFPGA設(shè)計(jì)視力測(cè)試儀 3129 2
FPGA純verilog代碼實(shí)現(xiàn)圖像縮放
本設(shè)計(jì)將常用的雙線(xiàn)性插值和鄰域插值算法融合為一個(gè)代碼中,通過(guò)輸入?yún)?shù)選擇某一種算法
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)RAMRGB 3106 0
Plunify推出Kabuto_可最大限度地減少和消除性能錯(cuò)誤
Plunify?基于機(jī)器學(xué)習(xí)技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)時(shí)序收斂和性能優(yōu)化軟件供應(yīng)商,今天推出了Kabuto?,可最大限度地減少和消除性能錯(cuò)誤。
2018-07-04 標(biāo)簽:fpga設(shè)計(jì)plunify 3103 0
教你如何利用verilog輕松實(shí)現(xiàn)高分辨率DDS
上圖就是DDS的的FPGA實(shí)現(xiàn)框圖,完整的DDS還應(yīng)該在外面有DAC和低通濾波器的,然而很多時(shí)候我們是不需要這兩個(gè)的,因?yàn)樯蠄D的DDS輸出的信號(hào)就在數(shù)字...
2023-06-28 標(biāo)簽:FPGA設(shè)計(jì)ROM低通濾波器 3033 0
在FPGA設(shè)計(jì)中,復(fù)位電路是非常重要的一部分,它能夠確保系統(tǒng)從初始狀態(tài)開(kāi)始啟動(dòng)并保證正確運(yùn)行。本文將分別介紹FPGA中三種常用復(fù)位電路:同步復(fù)位、異步復(fù)...
2023-05-14 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 3024 0
tcl局部編輯以最小的代價(jià)完成最大的改動(dòng)
第一步所指的Design通常是完全布局布線(xiàn)后的設(shè)計(jì),如果是在工程模式下,可以直接在IDE中打開(kāi)實(shí)現(xiàn)后的設(shè)計(jì),若是僅有DCP文件,不論是工程模式或是非工程...
2019-07-25 標(biāo)簽:FPGA設(shè)計(jì)TCL手動(dòng)布線(xiàn) 3019 0
如何FPGA內(nèi)部的RAM進(jìn)行讀改寫(xiě)操作
存儲(chǔ)器是FPGA設(shè)計(jì)中的常用單元,對(duì)存儲(chǔ)器的操作,最基礎(chǔ)的就是讀寫(xiě)操作,還有一種就是讀改寫(xiě)操作,即先讀出存儲(chǔ)器中的數(shù)據(jù),對(duì)其進(jìn)行修改后,再寫(xiě)入存儲(chǔ)器。這...
2023-09-28 標(biāo)簽:fpgaFPGA設(shè)計(jì)存儲(chǔ)器 2989 0
盡量少使用復(fù)位,特別是少用全局復(fù)位,能不用復(fù)位就不用,一定要用復(fù)位的使用局部復(fù)位;
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)微處理器觸發(fā)器 2978 0
高速信號(hào)傳輸過(guò)程中,并行傳輸因?yàn)榫€(xiàn)路同步難,抗干擾性差等缺點(diǎn)逐漸被串行技術(shù)取代;通過(guò)提高傳輸速率的方法,串行傳輸也可以實(shí)現(xiàn)很高的傳輸速度。
2023-06-16 標(biāo)簽:轉(zhuǎn)換器FPGA設(shè)計(jì)DDR 2957 0
FPGA設(shè)計(jì)過(guò)程中常用的FIFO
無(wú)論何時(shí),在復(fù)雜的 FPGA 設(shè)計(jì)過(guò)程中,都不可避免地需要在模塊之間發(fā)送數(shù)據(jù),實(shí)現(xiàn)這一點(diǎn)的常用的是 FIFO。
2022-09-20 標(biāo)簽:fpgaFPGA設(shè)計(jì)數(shù)據(jù) 2930 0
基于fpga的過(guò)采樣技術(shù)設(shè)計(jì)
過(guò)采樣技術(shù)是數(shù)字信號(hào)處理者用來(lái)提高模數(shù)轉(zhuǎn)換器(ADC)性能經(jīng)常使用的方法之一,它通過(guò)減小量化噪聲,提高ADC的信噪比,從而提高ADC的有效分辨率[1]。...
2018-12-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)Cyclone 2907 0
本應(yīng)用筆記介紹了FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)(IP)。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢(xún)-響應(yīng)認(rèn)證被認(rèn)為...
2017-11-22 標(biāo)簽:fpga設(shè)計(jì) 2885 0
如何實(shí)現(xiàn)FPGA設(shè)計(jì)與PCB設(shè)計(jì)并行
電子工業(yè)背后的推動(dòng)力是對(duì)更快、更便宜的產(chǎn)品的需求以及在競(jìng)爭(zhēng)廠商之前將產(chǎn)品推向市場(chǎng)。IC技術(shù)的進(jìn)步一直以來(lái)就是促使功能增加和性能提高的主要因素之一,而FP...
2019-05-24 標(biāo)簽:icfpga設(shè)計(jì)pcb設(shè)計(jì) 2864 0
FPGA設(shè)計(jì)衍生時(shí)鐘約束和時(shí)鐘分組約束設(shè)置
FPGA設(shè)計(jì)中,時(shí)序約束對(duì)于電路性能和可靠性非常重要。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)時(shí)序約束Vivado 2805 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |