完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27152次 帖子:90個(gè)
基于賽靈思Kintex-7 FPGA設(shè)計(jì)或硬件原型的快速部署方法
PLDA集團(tuán)的990美元XpressK7 PCIe板卡,為系統(tǒng)設(shè)計(jì)師提供了一個(gè)基于賽靈思Kintex-7 FPGA設(shè)計(jì)或硬件原型的快速部署方法。這個(gè)主板...
2017-02-10 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 2478 0
FIR及IIR濾波器的FPGA設(shè)計(jì)實(shí)現(xiàn)方案
這種方法是通過將模擬濾波器頻率特性H(s)反拉氏變換為h(t),再將h(t)等間隔抽樣成h(n)后,對(duì)h(n)取Z變換求得H(z),即得到了數(shù)字濾波器的...
2023-06-15 標(biāo)簽:FPGA設(shè)計(jì)數(shù)字濾波器FIR 2477 0
如何利用Tcl在Vivado中實(shí)現(xiàn)定制化的FPGA設(shè)計(jì)流程?
FPGA 的設(shè)計(jì)流程簡(jiǎn)單來講,就是從源代碼到比特流文件的實(shí)現(xiàn)過程。大體上跟 IC 設(shè)計(jì)流程類似,可以分為前端設(shè)計(jì)和后端設(shè)計(jì)。
2023-04-23 標(biāo)簽:FPGA設(shè)計(jì)TCLCache 2462 0
FPGA設(shè)計(jì)的D觸發(fā)器與亞穩(wěn)態(tài)
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu),為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中,D觸發(fā)器是最常用的器件,也可以說是時(shí)序邏輯的核心...
2023-05-12 標(biāo)簽:fpgaFPGA設(shè)計(jì)反相器 2449 0
確定算法:首先,你需要確保要移植的C語(yǔ)言算法是合適的。FPGA適合并行計(jì)算和高度可定制的應(yīng)用。因此,你需要選擇一個(gè)適合FPGA實(shí)現(xiàn)的算法。
2023-09-12 標(biāo)簽:FPGA設(shè)計(jì)VHDL語(yǔ)言C語(yǔ)言 2449 0
基于FPGA的EnDat接口編碼器數(shù)據(jù)采集設(shè)計(jì)
EnDat接口是HEIDENHAIN專為編碼器設(shè)計(jì)的數(shù)字式、全雙工同步串行的數(shù)據(jù)傳輸協(xié)議,具有傳輸速度快、功能強(qiáng)大、連線簡(jiǎn)單、抗干擾能力強(qiáng)等優(yōu)點(diǎn),是編碼...
2019-01-01 標(biāo)簽:FPGA設(shè)計(jì) 2444 0
跨時(shí)鐘域是FPGA設(shè)計(jì)中最容易出錯(cuò)的設(shè)計(jì)模塊,而且一旦跨時(shí)鐘域出現(xiàn)問題,定位排查會(huì)非常困難,因?yàn)榭鐣r(shí)鐘域問題一般是偶現(xiàn)的,而且除非是構(gòu)造特殊用例一般的仿...
2023-05-25 標(biāo)簽:fpgaFPGA設(shè)計(jì)信號(hào) 2435 0
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu),為了方便后續(xù)自己查閱與求職準(zhǔn)備。在FPGA和ASIC設(shè)計(jì)中,時(shí)鐘信號(hào)的好壞很大程度上影響了整個(gè)系統(tǒng)的穩(wěn)定性,本...
2023-06-02 標(biāo)簽:驅(qū)動(dòng)器FPGA設(shè)計(jì)ASIC設(shè)計(jì) 2412 0
在高速信號(hào)采集的過程中,經(jīng)常會(huì)因?yàn)殡娐吩O(shè)計(jì)或者其他原因,原本設(shè)計(jì)好對(duì)應(yīng)的data_clk與data經(jīng)過線路傳輸之后在接收端時(shí)序上不能很好的對(duì)應(yīng),這可能會(huì)...
2023-06-16 標(biāo)簽:FPGA設(shè)計(jì)RTL串行通信 2411 0
采用FPGA設(shè)計(jì)科學(xué)級(jí)CCD相機(jī)時(shí)序發(fā)生器
科學(xué)級(jí)CCD相機(jī)一般由高速CCD感光芯片、視頻信號(hào)處理器、時(shí)序控制器、時(shí)序發(fā)生器、時(shí)序驅(qū)動(dòng)器、外部光學(xué)成像系統(tǒng)等部分組成,本文分析了IL-E2型TDI-...
2017-11-24 標(biāo)簽:fpgaccdFPGA設(shè)計(jì) 2403 0
在FPGA邏輯電路設(shè)計(jì)中,F(xiàn)PGA設(shè)計(jì)能達(dá)到的最高性能往往由以下因素決定。
2023-09-26 標(biāo)簽:fpga邏輯電路FPGA設(shè)計(jì) 2361 0
FPGA在線調(diào)試的方法簡(jiǎn)單總結(jié)
Xilinx被AMD收購(gòu)的事情把我震出來了,看了看上上一篇文章講了下仿真的文件操作,這篇隔了很久遠(yuǎn),不知道該從何講起,就說說FPGA的在線調(diào)試的一些簡(jiǎn)單...
2023-06-19 標(biāo)簽:FPGA設(shè)計(jì)RTLAXI總線 2337 0
FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)解析
說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2023-09-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)信號(hào) 2333 0
FIFO IP核報(bào)Memory Collision Error on RAMB36E1解決方案
以前很少用到仿真,這次在仿真的過程中,遇到了某個(gè)警告,于是轉(zhuǎn)過頭又去研究了FIFO中的Safety Circuit的作用。
2023-06-19 標(biāo)簽:FPGA設(shè)計(jì)RAMFIFO存儲(chǔ) 2325 0
FPGA實(shí)現(xiàn)OFDM(2)-OFDM通信的整體框圖
介紹除了OFDM外,一個(gè)完整通信鏈路中所需的其他環(huán)節(jié),給出發(fā)射機(jī)鏈路和接收機(jī)鏈路的整體框圖,最后結(jié)合802.11a介紹相關(guān)技術(shù)指標(biāo)。
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)移位寄存器OFDM技術(shù) 2315 0
介紹FPGA設(shè)計(jì)中時(shí)序分析的一些基本概念
時(shí)鐘的時(shí)序特性主要分為抖動(dòng)(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點(diǎn)。
2023-03-16 標(biāo)簽:FPGA設(shè)計(jì)RAM時(shí)序分析 2290 0
什么是硬件卸載?什么是軟件定義網(wǎng)絡(luò)?硬件卸載如何提供幫助?
CPU作為計(jì)算機(jī)的“大腦”扮演著重要的作用,網(wǎng)絡(luò)、存儲(chǔ)、計(jì)算……各種處理都需要CPU“親歷親為”,導(dǎo)致其負(fù)荷過重,極大地影響了效率。為了解決這個(gè)問題,人...
2023-07-17 標(biāo)簽:處理器FPGA設(shè)計(jì)路由器 2266 0
基于FPGA的AES256光纖加密設(shè)計(jì)案例實(shí)現(xiàn)
近年來,信息安全應(yīng)用于生活中的各個(gè)領(lǐng)域.在光通信系統(tǒng)中,往往對(duì)速率有著較高的追求。其中對(duì)光模塊,光纖通信中的傳輸算法,傳輸?shù)哪J揭约肮獠ǘ芜x取有密切關(guān)聯(lián)。
2024-05-10 標(biāo)簽:FPGA收發(fā)器FPGA設(shè)計(jì) 2259 0
FPGA工程師手記:FPGA系統(tǒng)設(shè)計(jì)黃金法則
當(dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)很多設(shè)計(jì)問題,而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。掌握FP...
2013-07-17 標(biāo)簽:FPGAFPGA設(shè)計(jì)C語(yǔ)言 2249 0
EDA程序設(shè)計(jì)—出租車計(jì)費(fèi)器
用EDA實(shí)訓(xùn)儀的I/O設(shè)備和FPGA實(shí)現(xiàn)出租車計(jì)費(fèi)器的設(shè)計(jì)。
2023-08-25 標(biāo)簽:FPGA設(shè)計(jì)led數(shù)碼管分頻器 2248 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |