完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27151次 帖子:90個(gè)
時(shí)鐘是整個(gè)FPGA設(shè)計(jì)里面無法回避的事物,不能認(rèn)識(shí)時(shí)鐘也就沒法做FPGA設(shè)計(jì)。
2023-06-28 標(biāo)簽:FPGA設(shè)計(jì)計(jì)數(shù)器RTL 524 0
教你如何利用verilog輕松實(shí)現(xiàn)高分辨率DDS
上圖就是DDS的的FPGA實(shí)現(xiàn)框圖,完整的DDS還應(yīng)該在外面有DAC和低通濾波器的,然而很多時(shí)候我們是不需要這兩個(gè)的,因?yàn)樯蠄D的DDS輸出的信號(hào)就在數(shù)字...
2023-06-28 標(biāo)簽:FPGA設(shè)計(jì)ROM低通濾波器 3033 0
FPGA設(shè)計(jì)-時(shí)序約束實(shí)例分析
現(xiàn)有一塊ADC連接到FPGA上,需要在FPGA上實(shí)現(xiàn)高速數(shù)據(jù)的讀取,那么第一步自然就是完成可靠的硬件連線
2023-06-28 標(biāo)簽:FPGA設(shè)計(jì)寄存器TTL電路 992 0
一個(gè)亞穩(wěn)態(tài)設(shè)計(jì)案例分析
CPLD規(guī)模雖小,其原理和設(shè)計(jì)方法和FPGA確是一樣的。輕視在CPLD上的投入,就有可能存在設(shè)計(jì)隱患,導(dǎo)致客戶使用產(chǎn)品時(shí)出現(xiàn)故障,從而給公司帶來不可挽回...
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)寄存器觸發(fā)器 539 0
FPGA實(shí)現(xiàn)OFDM(2)-OFDM通信的整體框圖
介紹除了OFDM外,一個(gè)完整通信鏈路中所需的其他環(huán)節(jié),給出發(fā)射機(jī)鏈路和接收機(jī)鏈路的整體框圖,最后結(jié)合802.11a介紹相關(guān)技術(shù)指標(biāo)。
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)移位寄存器OFDM技術(shù) 2315 0
FPGA實(shí)現(xiàn)OFDM(1)-OFDM的原理是什么?
fromwiki:調(diào)制是將傳送資料對(duì)應(yīng)于載波變化的動(dòng)作,可以是載波的相位、頻率、幅度、或是其組合。
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)編碼器DFT 2548 0
眾所周知,小波變換的雙正交基就來自與小波函數(shù)和尺度函數(shù),而他們通過scale和平移來得到的小波函數(shù)族和尺度函數(shù)族表示了不同小波(尺度)函數(shù)的分辨率
2023-06-27 標(biāo)簽:濾波器FPGA設(shè)計(jì)小波變換 1690 0
從處理單bit跨時(shí)鐘域信號(hào)同步問題來入手
在數(shù)字電路中,跨時(shí)鐘域處理是個(gè)很龐大的問題,因此將會(huì)作為一個(gè)專題來陸續(xù)分享。今天先來從處理單bit跨時(shí)鐘域信號(hào)同步問題來入手。
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)IC設(shè)計(jì)仿真器 2112 0
分if-else,case 的各種情況分開討論,主要目的是將分支支路中 晚到的信號(hào)放到離輸出最近的一級(jí)中
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)比較器RTL 1189 0
異步電路不能根據(jù)時(shí)鐘是否同源來界定,時(shí)鐘之間沒有確定的相位關(guān)系是唯一準(zhǔn)則。
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)芯片設(shè)計(jì)異步電路 1290 0
AXI實(shí)戰(zhàn)(一)-搭建簡(jiǎn)單仿真環(huán)境
在驗(yàn)證中有三個(gè)核心組件:Driver(驅(qū)動(dòng)器/激勵(lì)),Monitor(監(jiān)測(cè)器),Checker(比較器)。在這里實(shí)際上我們只需要了解其中最核心的Driv...
2023-06-27 標(biāo)簽:驅(qū)動(dòng)器FPGA設(shè)計(jì)比較器 2625 0
我們以smartcam的預(yù)處理作為例子。xf_pp_pipeline的作用是將輸入圖像的格式從NV12轉(zhuǎn)換為BGR,再進(jìn)行減均值和歸一化操作。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)計(jì)算機(jī)視覺opencv 1432 0
FPGA時(shí)序不收斂,會(huì)出現(xiàn)很多隨機(jī)性問題,上板測(cè)試大概率各種跑飛,而且不好調(diào)試定位原因,所以在上板測(cè)試前,先優(yōu)化時(shí)序,再上板。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)寄存器RAM 3224 0
FPGA設(shè)計(jì)衍生時(shí)鐘約束和時(shí)鐘分組約束設(shè)置
FPGA設(shè)計(jì)中,時(shí)序約束對(duì)于電路性能和可靠性非常重要。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)時(shí)序約束Vivado 2797 0
在Vivado中如何寫入FPGA設(shè)計(jì)主時(shí)鐘約束?
在FPGA設(shè)計(jì)中,時(shí)序約束的設(shè)置對(duì)于電路性能和可靠性都至關(guān)重要。
2023-06-26 標(biāo)簽:收發(fā)器FPGA設(shè)計(jì)時(shí)序約束 2761 0
FPGA時(shí)序約束理論篇之時(shí)序路徑與時(shí)序模型
典型的時(shí)序路徑有4類,如下圖所示,這4類路徑可分為片間路徑(標(biāo)記①和標(biāo)記③)和片內(nèi)路徑(標(biāo)記②和標(biāo)記④)。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)寄存器觸發(fā)器 870 0
FPGA設(shè)計(jì)-時(shí)序約束(理論篇)
STA(Static Timing Analysis,即靜態(tài)時(shí)序分析)在實(shí)際FPGA設(shè)計(jì)過程中的重要性是不言而喻的
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)寄存器觸發(fā)器 886 0
握手機(jī)制、通道依賴性及AXI-Lite握手實(shí)例
AXI4:高性能內(nèi)存映射需求(如讀寫DDR、使用BRAM控制器讀寫B(tài)RAM等),為了區(qū)別,有時(shí)候也叫這個(gè)為 AXI4-Full;
2023-06-25 標(biāo)簽:FPGA設(shè)計(jì)接收機(jī)BRAM 1813 0
電平設(shè)計(jì)基礎(chǔ):電平匹配設(shè)計(jì)
單端邏輯電平的匹配是我們平時(shí)在硬件設(shè)計(jì)中最經(jīng)常碰到的,我們?cè)凇禩TL&CMOS電平》章節(jié)中已經(jīng)對(duì)TTL和COMS電平的匹配設(shè)計(jì)做了一些分析,一般...
2023-06-25 標(biāo)簽:二極管FPGA設(shè)計(jì)MOS管 3870 0
下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡(jiǎn)單,兩個(gè)反相器陣列輸入分別接兩個(gè)時(shí)鐘,輸出直接短接在一起,數(shù)字信號(hào)控制反相器陣列選通的數(shù)目。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)寄存器存儲(chǔ)器 1434 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |