完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > hdl
文章:184個 瀏覽:47482次 帖子:125個
FPGA基礎(chǔ)知識及設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具
本文將首先介紹FPGA的基礎(chǔ)知識,包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具。
2024-11-11 標簽:FPGAHDL現(xiàn)場可編程門陣列 1167 0
在編寫完HDL代碼后,往往需要通過仿真軟件Modelsim或者Vivadao自帶的仿真功能對HDL代碼功能進行驗證,此時我們需要編寫Testbench文...
專用集成電路設(shè)計流程是什么 專用集成電路的特點有哪些
專用集成電路設(shè)計流程是指通過設(shè)計和制造一種特定功能的芯片,以滿足特定應(yīng)用場景的要求。專用集成電路(Application Specific Integr...
FPGA(現(xiàn)場可編程門陣列)的編程涉及到三種主要的硬件描述語言(HDL):VHDL(VHSIC Hardware Description Languag...
自動化構(gòu)建環(huán)境在FPGA設(shè)計中的應(yīng)用
為了加快實現(xiàn) FPGA 構(gòu)建環(huán)境的自動化(如用于持續(xù)集成 (CI)),并確保在開發(fā)與生命周期后期階段完整重現(xiàn)設(shè)計結(jié)果,Missing Link Elec...
芯片開發(fā)的驗證調(diào)試工具為何需要一場革命呢?
驗證調(diào)試是辛苦活兒。除錯(debug)要先找出錯誤,但錯誤通常只在特定場景下才能復(fù)現(xiàn),當工藝演進到5納米及以下,超大芯片集成度動輒超過百億晶體管時,遍歷...
在SpinalHDL里在頂層一鍵優(yōu)化Stream/Flow代碼生成
? ? 在SpinalHDL里在頂層一鍵優(yōu)化代碼中Stream/Flow代碼生成的payload,fragment。 難看的代碼 ? ????來看一段代...
怎么使用DMA在FPGA中的HDL和嵌入式C之間傳輸數(shù)據(jù)?
鑒于機器學習和人工智能等應(yīng)用的 FPGA 設(shè)計中硬件加速的興起,現(xiàn)在是剝開幾層“云霧”并討論 HDL 之間來回傳遞數(shù)據(jù)(主要指FPGA 的可編程邏輯 (...
SystemVerilog在硬件設(shè)計部分有哪些優(yōu)勢
談到SystemVerilog,很多工程師都認為SystemVerilog僅僅是一門驗證語言,事實上不只如此。傳統(tǒng)的Verilog和VHDL被稱為HDL...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |