完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1659個(gè) 瀏覽:122142次 帖子:5351個(gè)
基于Xilinx的A7系列FPGA的CAN總線協(xié)議開發(fā)
一、CAN總線協(xié)議介紹 CAN是 Controller Area Network 的縮寫(以下稱為 CAN ),是 ISO 國際標(biāo)準(zhǔn)化的串行通信協(xié)議???..
在大規(guī)模設(shè)計(jì)的調(diào)試應(yīng)該按照和設(shè)計(jì)理念相反的順序,從底層測(cè)試,主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA ...
使用Zynq平臺(tái)進(jìn)行嵌入式軟件和FPGA設(shè)計(jì)時(shí)有哪些挑戰(zhàn)
本文介紹了在AMD Xilinx Zynq平臺(tái)上實(shí)現(xiàn)嵌入式軟件和FPGA設(shè)計(jì)的集成工作流程,使用Simulink進(jìn)行Zynq模型設(shè)計(jì),以及使用HDL協(xié)同...
Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)述
以傳統(tǒng)的現(xiàn)場(chǎng)可編程門陣列結(jié)構(gòu)(Field Programmable Gate Array,F(xiàn)PGA)為基礎(chǔ),將專用的中央處理器單元(Central Pr...
2024-04-06 標(biāo)簽:mcu嵌入式系統(tǒng)soc 672 0
如何在IP的kernel module里設(shè)置并使用IP interrupt
有時(shí)我們需要為官方 IP 或者自己創(chuàng)建的 IP 生成 kernel module,然后在 linux kernel space 里使用 kernel m...
SemiWiki的Eric Esteve剛剛發(fā)表一篇博客,標(biāo)題為 “再見,DDRn協(xié)議”。博客中Esteve承認(rèn)這份博客將引起轟動(dòng),且聲稱 “ 今后數(shù)年...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載7:Spartan
時(shí)鐘布線資源具有高速、低SKEW的特點(diǎn),它對(duì)系統(tǒng)設(shè)計(jì)非常重要,即使系統(tǒng)速率不高,也應(yīng)該關(guān)注時(shí)鐘設(shè)計(jì),以消除潛在的時(shí)鐘危險(xiǎn)。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載43:Spartan
在ISE 中可以進(jìn)行時(shí)序分析,在PlanAhead 中同樣也可以進(jìn)行時(shí)序分析。下面介紹用PlanAhead 進(jìn)行時(shí)序分析的步驟。
自動(dòng)刪除SDK/Vitis下驅(qū)動(dòng)程序的舊版本的Linux腳本
Xilinx的開發(fā)工具SDK/Vitis都可以自動(dòng)根據(jù)Vivado設(shè)計(jì),創(chuàng)建軟件工程,自動(dòng)配置各個(gè)外部設(shè)備的驅(qū)動(dòng)程序。為了兼容舊版本工程,SDK/Vit...
2022-08-02 標(biāo)簽:LinuxXilinx驅(qū)動(dòng)程序 642 0
通過消除繁瑣的駕駛動(dòng)作,輔助駕駛還可提供更高的舒適水平。例如,傳統(tǒng)的巡航控制允許司機(jī)設(shè)定一個(gè)固定的行駛速度,同時(shí)在需要時(shí)可手動(dòng)控制。而現(xiàn)在的汽車則提供自...
在 FPGA 設(shè)計(jì)進(jìn)程中,時(shí)序收斂無疑是一項(xiàng)艱巨的任務(wù)。低估這項(xiàng)任務(wù)的復(fù)雜性常常導(dǎo)致工作規(guī)劃面臨無休止的壓力。賽靈思提供了諸多工具,用于幫助縮短時(shí)序收斂...
在開發(fā)一個(gè)加速程序的之前,有一個(gè)很重要的步驟:正確設(shè)計(jì)程序架構(gòu)。開發(fā)人員需要明確軟件應(yīng)用程序中哪一部分是需要硬件加速的,并且它多少的并行量,以保證硬件加...
從已布線設(shè)計(jì)中提取模塊用于評(píng)估時(shí)序收斂就緒狀態(tài)
本文旨在提供一種方法,以幫助設(shè)計(jì)師判斷給定模塊是否能夠在空裸片上達(dá)成時(shí)序收斂。 如果目標(biāo)模塊無法在空裸片上達(dá)成非關(guān)聯(lián) (OOC) 時(shí)序收斂,則恐難以與...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載41:Spartan
設(shè)計(jì)者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口選擇一個(gè)或多個(gè)對(duì)象,或者單擊按鈕取消所有選...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載31:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項(xiàng)目或者創(chuàng)建一個(gè)新的IP核工程?!綱iew by function】→【Debu...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載19:Spartan
Virtex-6是Xilinx 在2009年2月推出的新一代旗艦產(chǎn)品,采用了第三代Xilinx ASMBL架構(gòu)、40nm 工藝,提供多達(dá)760000 個(gè)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |