完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
電子發燒友網技術文庫為您提供最新技術文章，最實用的電子技術文章，是您了解電子技術動態的最佳平臺。
首先說一下xapp1052模塊的組成結構：頂層模塊是xilinx_pci_exp_ep，在頂層模塊中包含pci_exp_64b_app和bmd_design兩個模塊，其中pci_exp_64b_app就是我們要介紹的重點，而bmd_design則是實現PCIE協議的底層模塊。...
頻譜分析儀是一種測試測量設備，主要用于射頻和微波信號的頻域分析，包括測量信號的功率，頻率，失真等。它的性能主要是從實時帶寬，動態范圍，靈敏度和功率測量準確度等四個方面來評價。那么這么高的性能需要什么樣的電路才能完成呢？我們已經迫不及待的想要拆開一臺頻譜分析儀來一探究竟啦！ ...
在現實生活中或許有很多硬件愛好者會對支持高速金融服務器這種高端大氣上檔次的服務器十分好奇，也好奇實現這樣的一個金融交互池除了是只需要強大的軟件架構以及軟件實現嗎？我們FPGA這樣的硬件是否可以為搭建這樣的服務器作出一些貢獻呢？SmartNIC fb4CGg3@VU PCIe 開發板告訴我們可以的，并...
FPGA 有一個響亮的別名——“萬能芯片”，它是一種能夠通過軟件更改、配置器件內部連接結構和邏輯單元，完成既定設計功能的數字集成電路。雖然FPGA問世的時間不長，但發展非常迅猛，遠超出了業界的預想。...
代碼設計完成后，最好先使用開發工具進行語法檢測，之后進行功能仿真，此處仿真不涉及時序上的延時。仿真工具首推ModelTech公司的ModelSim，也可以用ISE的Quartus 2進行簡單仿真。...
proc文件系統是用來提供內核和進程信息的虛擬文件系統，使用內核自動生成的文件，加載完成一定要能查到很多信息才對。...
對于xilinx 7系列的FPGA而言，flip-flop支持高有效的異步復/置位和同步復位/置位。對普通邏輯設計，同步復位和異步復位沒有區別，當然由于器件內部信號均為高有效，因此推薦使用高有效的控制信號，最好使用高有效的同步復位。輸入復位信號的低有效在頂層放置反相器可以被吸收到IOB中。...
FPGA具有豐富的硬件計算單元以及分布式并行內存，其他芯片只有非常有限的計算資源，比如CPU只有幾個高性能ALU，另外其他芯片一般使用一個共享內存，在任何是有只能進行一次的讀或者寫操作。...
物聯網(IoT)的規模和復雜性不斷上升，對主動的強化安全措施的需求日益增加。僅利用軟件安全功能已經不足以應對已知的網絡威脅，更有效的方法是采用分層技術戰略，這種戰略以采用能夠提供IC級硬件可信根的新一代系統級芯片(SoC) FPGA開始。在此堅實的基礎之上，應采用可擴展的解決方案，包括根據風險合適的...
該系統的監控端采用了基于CortexA8系列的ARM處理器，該處理器同時兼顧了成本與性能的要求，可設計美觀的圖形化操作界面。該系統工作于BD2-B1和GPS-L1兩個頻點，便攜性好，界面直觀，可通過按鍵或觸摸屏兩種方式操作，同時可隨時采集戶外復雜環境下的導航衛星信號，極大地提高了導航接收機的開發效率...
Xilinx 7系列FPGA的HP bank都支持DCI，目的是在高速單板信號傳輸中保持信號完整性，減少反射等因素影響，那么DCI是什么？digitally controlled impedance是DCI的縮寫，應該也算上xilinx 在IO feature上的一項技術（這不是7系列才有的新技術）...
項目設計初期會選型，工程師根據資源、IO、硬核、IP等選擇對應型號的FPGA。功耗部分xilinx提供了XPE表格（Xilinx PowerEstimator），這個XPE支持zynq、目前也有各個系列的器件列表，包括最新的ultrascale + 。...
UFDM建議正確的HDL coding風格來滿足目標器件，討論時序約束和時序收斂。正確的IO約束，IO管腳分配和布局，物理約束，并提供了滿足時序收斂的技巧和讓FPGA工作快速穩定的方法。...
在FPGA系統中，如果數據傳輸中不滿足觸發器的Tsu和Th不滿足，或者復位過程中復位信號的釋放相對于有效時鐘沿的恢復時間（recovery time）不滿足，就可能產生亞穩態，此時觸發器輸出端Q在有效時鐘沿之后比較長的一段時間處于不確定的狀態，在這段時間里Q端在0和1之間處于振蕩狀態，而不是等于數據...
開發機器視覺系統通常需要大量的時間來設計能執行所有重要圖像采集及處理功能的電子產品。通常需要兩年多的時間，這會給攝像機及系統制造商的上市進程與產品規劃帶來不利影響。...
有限狀態機（Finite State Machine， FSM），根據狀態機的輸出是否與輸入有關，可分為Moore型狀態機和Mealy型狀態機。Moore型狀態機輸出僅僅與現態有關和Mealy型狀態機不僅與現態有關，也與輸入有關，所以會受到輸入的干擾，可能會產生毛刺（Glith）的現象，所以我們通常...
介紹FPGA約束原理，理解約束的目的為設計服務，是為了保證設計滿足時序要求，指導FPGA工具進行綜合和實現，約束是Vivado等工具努力實現的目標。所以首先要設計合理，才可能滿足約束，約束反過來檢查設計能否滿足時序。主要涉及到xilinx vivado xdc約束語法，給出對應的ISE ucf 語法...
隨著HEVC、AV1等更復雜算法的Codec份額逐步增長，實現高質量視頻編解碼需要硬件支持，軟件的方式無論在服務器端和移動端都非最佳的方案。FPGA專用芯片能夠降低延遲和成本。在NAB 2018大會上，資深多媒體技術咨詢師Jan Ozer對Ngcodec的CEO Oliver Gunasekara進...
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
長沙市望城經濟技術開發區航空路6號手機智能終端產業園2號廠房3層（0731-88081133）
電子發燒友 （電路圖） 湘公網安備43011202000918
工商網監
湘ICP備2023018690號-1
