什么是抗阻匹配

阻抗匹配（Impedance matching）是微波電子學(xué)里的一部分，主要用于傳輸線上，來(lái)達(dá)至所有高頻的微波信號(hào)皆能傳至負(fù)載點(diǎn)的目的，不會(huì)有信號(hào)反射回來(lái)源點(diǎn)，從而提升能源效益。

大體上，阻抗匹配有兩種，一種是透過(guò)改變阻抗力（lumped-circuit matching），另一種則是調(diào)整傳輸線的波長(zhǎng)（transmission line matching）。

要匹配一組線路，首先把負(fù)載點(diǎn)的阻抗值，除以傳輸線的特性阻抗值來(lái)歸一化，然后把數(shù)值劃在史密夫圖表上。

為什么要抗阻匹配

改變阻抗力

把電容或電感與負(fù)載串聯(lián)起來(lái)，即可增加或減少負(fù)載的阻抗值，在圖表上的點(diǎn)會(huì)沿著代表實(shí)數(shù)電阻的圓圈走動(dòng)。如果把電容或電感接地，首先圖表上的點(diǎn)會(huì)以圖中心旋轉(zhuǎn)180度，然后才沿電阻圈走動(dòng)，再沿中心旋轉(zhuǎn)180度。重覆以上方法直至電阻值變成1，即可直接把阻抗力變?yōu)榱阃瓿善ヅ洹?/p>

調(diào)整傳輸線

由負(fù)載點(diǎn)至來(lái)源點(diǎn)加長(zhǎng)傳輸線，在圖表上的圓點(diǎn)會(huì)沿著圖中心以逆時(shí)針?lè)较蜃邉?dòng)，直至走到電阻值為1的圓圈上，即可加電容或電感把阻抗力調(diào)整為零，完成匹配。

如果阻抗不匹配會(huì)有什么不良后果呢？

答案是：如果不匹配，則會(huì)形成反射，能量傳遞不過(guò)去，降低效率；會(huì)在傳輸線上形成駐波（簡(jiǎn)單的理解，就是有些地方信號(hào)強(qiáng)，有些地方信號(hào)弱），導(dǎo)致傳輸線的有效功率容量降低；功率發(fā)射不出去，甚至?xí)p壞發(fā)射設(shè)備。如果是電路板上的高速信號(hào)線與負(fù)載阻抗不匹配時(shí)，會(huì)產(chǎn)生震蕩，輻射干擾等。

一種形象的解釋?zhuān)簩⑿盘?hào)傳輸看出軟管澆花，一端被加壓使其射出水柱，另一端接在水龍頭，一旦加壓過(guò)度（即傳輸線特征電阻比匹配），因?yàn)閺?qiáng)力水壓無(wú)處宣泄，就往來(lái)源反彈造成軟管自水龍頭上的掙脫，后果可想而知。

高頻電路的抗阻匹配

1、匹配方式：

常用的有串聯(lián)匹配和并聯(lián)匹配。串聯(lián)匹配的理論出發(fā)點(diǎn)是在信號(hào)源端阻抗低于傳輸線特征阻抗的條件下，在信號(hào)的源端和傳輸線之間串接一個(gè)電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來(lái)的信號(hào)再次反射。

2、取值問(wèn)題：

選擇串聯(lián)匹配電阻值的原則很簡(jiǎn)單：要求匹配電阻與驅(qū)動(dòng)輸出器的阻抗之和和傳輸線的特征阻抗相等。并聯(lián)匹配：電路系統(tǒng)中芯片的輸入阻抗很高，所以并聯(lián)電阻的電阻值必須與傳輸線特征阻抗相等或相近，且一般采用雙電阻形式。

常見(jiàn)的有22的或是33的，這是因?yàn)樵?a target="_blank">射頻領(lǐng)域，傳輸線通常是 50 Ohm 的，所以 33 Ohm 這個(gè)值比較合適，數(shù)字電路走線阻抗通常都在 75 - 100 Ohm 左右，這個(gè)電阻還可以大一些。

3、位置問(wèn)題：

匹配電阻不光有取值的問(wèn)題，更重要是位置的問(wèn)題。如果是串聯(lián)匹配，要靠近源

如果是并聯(lián)匹配，要靠近負(fù)載。我們知道幾乎所有器件都是低阻抗輸出高祖抗輸入，所以一般而言串連匹配電阻是在源端匹配，并聯(lián)匹配是對(duì)終端的。一般總線都是采用源端匹配。

抗阻匹配方法介紹

串聯(lián)端接

在信號(hào)源端阻抗低于傳輸線特征阻抗的條件下，在信號(hào)的源端和傳輸線之間串接一個(gè)電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來(lái)的信號(hào)發(fā)生再次反射。

匹配電阻選擇原則：匹配電阻值與驅(qū)動(dòng)器的輸出阻抗之和等于傳輸線的特征阻抗。常見(jiàn)的CMOS和TTL驅(qū)動(dòng)器，其輸出阻抗會(huì)隨信號(hào)的電平大小變化而變化。因此，對(duì)TTL或CMOS電路來(lái)說(shuō)，不可能有十分正確的匹配電阻，只能折中考慮。鏈狀拓?fù)浣Y(jié)構(gòu)的信號(hào)網(wǎng)路不適合使用串聯(lián)終端匹配，所有的負(fù)載必須接到傳輸線的末端。

串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點(diǎn)是功耗小，不會(huì)給驅(qū)動(dòng)器帶來(lái)額外的直流負(fù)載，也不會(huì)在信號(hào)和地之間引入額外的阻抗，而且只需要一個(gè)電阻元件。

并聯(lián)端接

在信號(hào)源端阻抗很小的情況下，通過(guò)增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線的特征阻抗相匹配，達(dá)到消除負(fù)載端反射的目的。實(shí)現(xiàn)形式分為單電阻和雙電阻兩種形式。

匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對(duì)單電阻形式來(lái)說(shuō)，負(fù)載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等；對(duì)雙電阻形式來(lái)說(shuō)，每個(gè)并聯(lián)電阻值為傳輸線特征阻抗的兩倍。

并聯(lián)終端匹配優(yōu)點(diǎn)是簡(jiǎn)單易行，顯而易見(jiàn)的缺點(diǎn)是會(huì)帶來(lái)直流功耗：?jiǎn)坞娮璺绞降闹绷鞴呐c信號(hào)的占空比緊密相關(guān)；雙電阻方式則無(wú)論信號(hào)是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。

戴維寧端接

上拉端接會(huì)拉高低電平，下拉端接會(huì)降低高電平，這兩種端接方式雖然都可以抑制過(guò)沖和振鈴，但同時(shí)也會(huì)減小信號(hào)裕量，如果使用不當(dāng)還會(huì)造成信號(hào)電平的誤觸發(fā)。戴維南端接方式既可以抑制過(guò)沖，又沒(méi)有這些缺陷。

肖特基端接

又叫二極管并聯(lián)端接，通常應(yīng)用在器件內(nèi)部?，F(xiàn)在很多器件自帶有輸入保護(hù)二極管，該端接能有效減小信號(hào)過(guò)沖和下沖，但并不能消除反射;同時(shí)二極管的開(kāi)關(guān)速度會(huì)限制響應(yīng)時(shí)間，所以較高速系統(tǒng)不合適。

阻抗匹配是指負(fù)載阻抗與激勵(lì)源內(nèi)部阻抗互相適配，得到最大功率輸出的一種工作狀態(tài)。對(duì)于不同特性的電路，匹配條件是不一樣的。

在純電阻電路中，當(dāng)負(fù)載電阻等于激勵(lì)源內(nèi)阻時(shí)，則輸出功率為最大，這種工作狀態(tài)稱(chēng)為匹配，否則稱(chēng)為失配。