在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

MATLAB ? 來源:djl ? 2019-09-12 10:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它作為專用集成電路ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn),既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。主要用于信號(hào)處理及各類高速模擬仿真

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

以PWM信號(hào)的捕獲為例,說明FPGA與CPU(不考慮芯片專用外設(shè))在處理上的差異。當(dāng)CPU通過GPIO對(duì)PWM信號(hào)采樣時(shí),受限于CPU的運(yùn)算周期,無法做到高速的采集,獲得的信號(hào)與原始信號(hào)有較大偏差,并計(jì)算出錯(cuò)誤的占空比:

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

采用FPGA這種“硬電路”的方式采集信號(hào),可以有效獲得信號(hào)的信息,誤差取決于采樣周期(如100MHz下約為10ns):

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

對(duì)于實(shí)時(shí)仿真而言,模型的計(jì)算只需要占空比信息即可,因此FPGA可以作為系統(tǒng)的“協(xié)處理器”存在,負(fù)責(zé)信號(hào)處理或高動(dòng)態(tài)性部分模型運(yùn)算,并將結(jié)果與CPU交互:

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

FPGA算法開發(fā)

FPGA的開發(fā)與傳統(tǒng)CPU、DSP的開發(fā)有很大不同。FPGA以并行運(yùn)算為主,以硬件描述語言HDL來實(shí)現(xiàn)。開發(fā)者需具備較強(qiáng)的數(shù)字電路知識(shí)及邏輯思維能力。

MATLAB/Simulink平臺(tái)的HDL Coder工具箱,有效的降低FPGA算法開發(fā)的難度;使工程師只需具備基礎(chǔ)知識(shí)即可在Simulink環(huán)境中搭建FPGA算法,并最終部署在Speedgoat或自己的FPGA平臺(tái)上。以Speedgoat平臺(tái)為例,基本步驟如下:

1. Simulink環(huán)境中搭建算法模型

開發(fā)者可以使用Simulink環(huán)境中的HDL Coder/DSP System Toolbox/Communication System Toolbox/ Vision HDL Toolbox等工具箱開發(fā)算法,并將算法放置在Subsystem內(nèi),仿真調(diào)試。Simulink環(huán)境支持以單精度浮點(diǎn)的方式開發(fā)FPGA算法,大大降低開發(fā)難度。

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

2. HDL Workflow Advisor

在Subsystem上右鍵選擇HDL Workflow Advisor,并在彈出的界面中依次設(shè)置FPGA板卡、芯片主頻,以及Subsystem inport和outport與硬件板卡IO通道的映射關(guān)系:

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

依次完成Workflow Advisor后續(xù)的task。HDL Workflow Advisor會(huì)完成模型檢查、HDL代碼生成、綜合、分析、映射等工作(需要Xilinx相關(guān)軟件,僅在后臺(tái)調(diào)用)。在此過程中,依據(jù)設(shè)置,HDL Coder可以完成Delay Balance,關(guān)鍵路徑尋找、代碼模型鏈接等功能。

最終HDL Workflow Advisor可以生成一個(gè)接口模型,取代原先的算法Subsystem:

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

3. 編譯下載運(yùn)行

FPGA模型部分編譯完,進(jìn)一步完成整個(gè)模型的編譯,生成可執(zhí)行程序下載到Speedgoat硬件上,系統(tǒng)會(huì)自動(dòng)區(qū)分CPU和FPGA,并配置兩者間的通訊。

完整的流程如下:

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

詳細(xì)流程可參見HDL Coder工具箱的幫助文檔及Speedgoat相應(yīng)幫助文檔。

在不遠(yuǎn)的將來,MATLAB將完善物理模型對(duì)HDL代碼生成的支持。屆時(shí)物理模型在完成離線仿真后,可直接遷移到Speedgoat實(shí)時(shí)仿真平臺(tái),無縫過渡到基于FPGA的半實(shí)物仿真測試階段,這對(duì)于電氣電力電子領(lǐng)域有重要的意義。

Speedgoat FPGA解決方案

基于HDL Coder的模型化算法開發(fā)基礎(chǔ)上,Speedgoat針對(duì)不同的應(yīng)用領(lǐng)域,提供了大量的可編程FPGA硬件模塊:

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

各模塊具備不同的IO通道和芯片資源,完全支持HDL Coder的模型化算法開發(fā)。當(dāng)單FPGA模塊資源不夠時(shí),可通過Xilinx Aurora協(xié)議,將彼此直接連接,組成更大規(guī)模的FPGA“計(jì)算集群”:

如何利用Speedgoat 系統(tǒng)驗(yàn)證 FPGA 算法的方法介紹

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19882

    瀏覽量

    234851
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22033

    瀏覽量

    617789
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52453

    瀏覽量

    440004
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    本設(shè)計(jì)中,計(jì)劃實(shí)現(xiàn)對(duì)文件的壓縮及解壓,同時(shí)優(yōu)化壓縮中所涉及的信號(hào)處理和計(jì)算密集型功能,實(shí)現(xiàn)對(duì)其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA 上實(shí)現(xiàn)該算法時(shí),可以大大提高該算法
    的頭像 發(fā)表于 07-10 11:09 ?366次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮<b class='flag-5'>算法</b>加速實(shí)現(xiàn)

    西門子桌面級(jí)原型驗(yàn)證系統(tǒng)Veloce proFPGA介紹

    子,工程師可以從 proFPGA Uno 系統(tǒng)開始進(jìn)行 IP 或子片上系統(tǒng) (SoC) 的開發(fā),然后將其重復(fù)用于完整的 SoC 和專用集成電路 (ASIC)原型設(shè)計(jì)。這只需要將 Uno 中的相同
    的頭像 發(fā)表于 06-30 13:53 ?490次閱讀

    新思科技硬件加速驗(yàn)證技術(shù)日即將來襲

    在AI、HPC、智能汽車高速迭代的驅(qū)動(dòng)下,全球半導(dǎo)體行業(yè)正面臨千億門級(jí)芯片設(shè)計(jì)復(fù)雜度與上億行代碼級(jí)系統(tǒng)驗(yàn)證的雙重壓力。如何加快從芯片到系統(tǒng)的全面驗(yàn)證與實(shí)現(xiàn),已成為定義下一代芯片創(chuàng)新的核心命題。
    的頭像 發(fā)表于 05-08 10:09 ?364次閱讀

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是一個(gè)非常重要的測試手段,對(duì)于純軟件開發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片研發(fā)中,位流驗(yàn)證是在做什么,在哪些階段需要做位流
    的頭像 發(fā)表于 04-25 09:42 ?1032次閱讀
    <b class='flag-5'>FPGA</b> EDA軟件的位流<b class='flag-5'>驗(yàn)證</b>

    進(jìn)群免費(fèi)領(lǐng)FPGA學(xué)習(xí)資料!數(shù)字信號(hào)處理、傅里葉變換與FPGA開發(fā)等

    ~ 01、數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn) 旨在講解前端數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計(jì)最先進(jìn)DSP系統(tǒng)的工具。闡述了計(jì)算機(jī)
    發(fā)表于 04-07 16:41

    基于Agilex 5 FPGA的模塊系統(tǒng)介紹

    基于Agilex 5 FPGA的模塊系統(tǒng)(SoM)是一種由英特爾的合作伙伴提供的生產(chǎn)就緒型解決方案,專門針對(duì)嵌入式應(yīng)用。采用先進(jìn)的Agilex 5 FPGA的SoM可以滿足邊緣應(yīng)用日益增長的需求
    的頭像 發(fā)表于 12-19 17:10 ?725次閱讀
    基于Agilex 5 <b class='flag-5'>FPGA</b>的模塊<b class='flag-5'>系統(tǒng)</b><b class='flag-5'>介紹</b>

    芯華章發(fā)布FPGA驗(yàn)證系統(tǒng)新品HuaProP3

    近日,國內(nèi)EDA(電子設(shè)計(jì)自動(dòng)化)領(lǐng)域的佼佼者芯華章公司,正式對(duì)外宣布其最新研發(fā)的FPGA驗(yàn)證系統(tǒng)——HuaProP3已正式面世。這款產(chǎn)品的推出,標(biāo)志著芯華章在FPGA
    的頭像 發(fā)表于 12-13 11:12 ?840次閱讀

    【「從算法到電路—數(shù)字芯片算法的電路實(shí)現(xiàn)」閱讀體驗(yàn)】+介紹基礎(chǔ)硬件算法模塊

    作為嵌入式開發(fā)者往往比較關(guān)注硬件和軟件的協(xié)調(diào)。本書介紹了除法器,信號(hào)發(fā)生器,濾波器,分頻器等基本算法的電路實(shí)現(xiàn),雖然都是基礎(chǔ)內(nèi)容,但是也是最常用到的基本模塊。 隨著逆全球化趨勢的出現(xiàn),過去的研發(fā)
    發(fā)表于 11-21 17:05

    一種簡單高效配置FPGA方法

    本文描述了一種簡單高效配置FPGA方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種方法減少了硬件組件、板空間和成
    的頭像 發(fā)表于 10-24 14:57 ?1583次閱讀
    一種簡單高效配置<b class='flag-5'>FPGA</b>的<b class='flag-5'>方法</b>

    FPGA仿真黑科技\"EasyGo Vs Addon \",助力大規(guī)模電力電子系統(tǒng)仿真

    了前所未有的便利和效率,特別適用于汽車、航空航天和能源電力等實(shí)時(shí)測試和驗(yàn)證至關(guān)重要的行業(yè)。通過利用Matlab/Simulink的圖形化模塊,用戶可以直接將控制算法模型、電路模型部署至NI PXIe
    發(fā)表于 10-23 18:18

    解決方案丨EasyGo新能源系統(tǒng)實(shí)時(shí)仿真應(yīng)用

    助力電力電子設(shè)備及新型發(fā)電設(shè)備的設(shè)計(jì)、驗(yàn)證與優(yōu)化。▍智能電網(wǎng)評(píng)估與管理:實(shí)時(shí)仿真驗(yàn)證新能源與傳統(tǒng)電網(wǎng)互連穩(wěn)定性,優(yōu)化能源管理策略。▍新能源車輛系統(tǒng)驗(yàn)證:實(shí)時(shí)仿真建模并驗(yàn)證新能源車輛的電
    發(fā)表于 10-18 09:37

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證是一種在FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過程,通過在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)原型,使得開發(fā)人員可以在硬件完成之前提前開始軟件開發(fā)和系統(tǒng)驗(yàn)證
    的頭像 發(fā)表于 09-30 08:04 ?1092次閱讀
    快速部署原型<b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化

    FPGA算法工程師、邏輯工程師、原型驗(yàn)證工程師有什么區(qū)別?

    ,如數(shù)字信號(hào)處理、圖像處理、人工智能等,并將其轉(zhuǎn)化為適合 FPGA 實(shí)現(xiàn)的硬件邏輯。重點(diǎn)在于算法的性能提升、資源利用效率以及與系統(tǒng)的集成。 FPGA
    發(fā)表于 09-23 18:26

    為什么FPGA屬于硬件,還需要搞算法

    ,就 需要設(shè)計(jì)相應(yīng)的算法來指導(dǎo)硬件資源的配置和利用,以達(dá)到期望的性能和功能。 關(guān)于學(xué)習(xí) FPGA 時(shí)先接觸語法,這是因?yàn)樾枰莆杖绾斡锰囟ǖ木幊陶Z言來描述電路的邏輯和功能。這類似 于用軟件語言
    發(fā)表于 09-09 16:54

    基于 FPGA 的會(huì)議系統(tǒng)設(shè)計(jì)

    多人在同一客戶端使用。 02.系統(tǒng)組成及功能部分 2.1 整體介紹系統(tǒng)由麥克風(fēng)陣列模塊、FPGA 處理器模塊、攝像頭模塊、遠(yuǎn)程數(shù)據(jù)傳輸 模塊和顯示模塊共同組成。麥克風(fēng)陣列
    發(fā)表于 08-01 18:40
    主站蜘蛛池模板: av福利网址网站 | 午夜高清视频 | 天天操 夜夜操 | 丁香婷婷综合网 | 欧美激情综合色综合啪啪五月 | 成 人 a v黄 色 | 免费在线观看你懂的 | 欧美色伊人 | 欧美一区二区三区视频 | 亚洲综合成人在线 | 欧美中出在线 | 久久国产精品自在自线 | 色播影院性播影院私人影院 | 诱人的老师bd高清日本在线观看 | 色第一页 | 最新在线网址 | 国产免费爽爽视频免费可以看 | 成人国产在线24小时播放视频 | 国产免费的野战视频 | 色爱综合区 | 拍拍拍无档又黄又爽视频 | 免费操人视频 | 天天干夜夜玩 | 国模掰开| 黄色网在线 | 在线观看亚洲成人 | www视频在线观看com | 性欧美大战久久久久久久久 | 中文字幕视频二区 | 免费在线观看的网站 | 天堂社区在线观看 | 欧美一级高清免费播放 | 午夜合集| 99热久久久久久久免费观看 | 26uuu另类欧美亚洲曰本 | 性生活黄色毛片 | 69ww免费视频播放器 | 国产精品大尺度尺度视频 | 国产乱人视频在线看 | 天天干视频网 | 精品国产你懂的在线观看 |