Zynq中AXI4-Lite功能
AXI4-Lite接口是AXI4的子集,專用于和元器件內(nèi)的控制寄存器進行通信。AXI-Lite允許構(gòu)建簡單的元件接口。這個接口規(guī)模較小,對設計和驗證方面的要求更少。AXI4-Lite接口的特性如下:
1) 突發(fā)長度為1。
2) 所有訪問數(shù)據(jù)的寬度和數(shù)據(jù)總線寬度相同。
3) 支持數(shù)據(jù)總線寬度為32位或64位。
4) 所有的訪問相當于AWCACHE和ARCACHE等于b0000(非緩沖和非緩存)。
5) 不支持互斥性操作。
Zynq中AXI-Stream功能
AXI-Stream協(xié)議作為一個標準接口,用于連接數(shù)據(jù)交換元件。接口將產(chǎn)生數(shù)據(jù)的一個主設備和接收數(shù)據(jù)的一個從設備連接。當很多元件和從元件連接時,也能使用該協(xié)議。協(xié)議支持使用具有相同設置共享總線的多個數(shù)據(jù)流。該協(xié)議允許建立一個互聯(lián)結(jié)構(gòu)。
接口描述如下:
TVALID和TREADY握手信號用來確定跨接口數(shù)據(jù)的時間。雙向的流控制機制使得主設備和從設備能夠控制跨接口所發(fā)送的數(shù)據(jù)和控制信息的速度
一個主設備不允許在確認TVALID前,等待確認TREADY。一旦確認TVALID,必須一致保持這個狀態(tài),知道產(chǎn)生握手信號。
在確認相應的TREADY信號前,一個從設備允許等待確認TVALID。
如果從設備確認了TREADY,在TVALID信號確認前,允許不確認TREADY。
1. TVALID在TREADY前的握手信號
上圖給出了TVALID在TREADY前的握手信號,從圖中可以看出,主設備給出數(shù)據(jù)和控制信號,并且確認TVALID信號為高。一旦主設備確認了VALID,來自主設備的數(shù)據(jù)或從設備控制信息保持不變。這種狀態(tài)一直保持到從設備驅(qū)動TREADY信號為高位置,它用來表示從設備可以接收數(shù)據(jù)和控制信號。在這種情況下,一旦從設備確認TREADY為高,則開始進行傳輸。
2. TREAD在TVALID之前的握手信號
上圖給出了TREADY在TVALID前的握手信號,從圖中可以看出,在數(shù)據(jù)和控制信息有效前,從設備驅(qū)動TREADY信號為高。這表示,從設備可以在一個ACLK周期內(nèi)接收數(shù)據(jù)和控制信息。在這種情況下,一旦主機確認TVALID信號為高,則開始傳輸。
3. TVALID和TREADY握手
上圖給出了TVALID和TREADY握手的圖,在ACLK一個周期內(nèi),主設備確認TVALID為高,從設備確認TREADY為高,則開始傳輸。
本文轉(zhuǎn)自: 瓜大三哥,作者:米果不回來
-
Zynq
+關(guān)注
關(guān)注
10文章
609瀏覽量
47181 -
AXI
+關(guān)注
關(guān)注
1文章
127瀏覽量
16631 -
AXI4
+關(guān)注
關(guān)注
0文章
20瀏覽量
8891 -
控制寄存器
+關(guān)注
關(guān)注
0文章
34瀏覽量
11489
發(fā)布評論請先 登錄
相關(guān)推薦
Xilinx zynq AXI總線全面解讀
![Xilinx <b class='flag-5'>zynq</b> <b class='flag-5'>AXI</b>總線全面解讀](https://file.elecfans.com/web1/M00/C8/5B/pIYBAF9uCNqAZnQzAAF4ds2Zllw996.jpg)
請問可以使用AXI-Stream Broadcaster作為AXI開關(guān)嗎?
AXI4-lite端口可以保持未連接狀態(tài)嗎?
AXI-stream數(shù)據(jù)傳輸過程
如何在Vitis HLS中使用C語言代碼創(chuàng)建AXI4-Lite接口
![如何在Vitis HLS中使用C語言代碼創(chuàng)建<b class='flag-5'>AXI4-Lite</b>接口](https://file.elecfans.com/web1/M00/C6/D0/pIYBAF9dfVmACP0pAAA3yJD-UsI673.png)
AXI-Stream代碼
![<b class='flag-5'>AXI-Stream</b>代碼](https://file.elecfans.com/web1/M00/CE/BD/pIYBAF-jxyuAbx3IAAOcRH77dmI136.png)
關(guān)于AXI4-Stream協(xié)議總結(jié)分享
AXI4 、 AXI4-Lite 、AXI4-Stream接口
如何在Vitis HLS中使用C語言代碼創(chuàng)建AXI4-Lite接口
使用AXI4-Lite將Vitis HLS創(chuàng)建的IP連接到PS
![使用<b class='flag-5'>AXI4-Lite</b>將Vitis HLS創(chuàng)建的IP連接到PS](https://file.elecfans.com/web2/M00/1F/63/poYBAGGYH6yAHlerAADReA-hA4Q765.png)
Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream】
![Xilinx FPGA <b class='flag-5'>AXI4</b>總線(一)<b class='flag-5'>介紹</b>【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4-Lite</b>】【<b class='flag-5'>AXI-Stream</b>】](https://file1.elecfans.com/web2/M00/8A/74/wKgaomSSpOGADlDnAAECDogkAA8038.jpg)
自定義AXI-Lite接口的IP及源碼分析
![自定義<b class='flag-5'>AXI-Lite</b>接口的IP及源碼分析](https://file1.elecfans.com/web2/M00/8B/64/wKgaomSX-zWANGY_AAJTo5-zamM482.jpg)
評論