在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog代碼編輯仿真驗證平臺分享

FPGA之家 ? 來源:個人圖書館 ? 作者:個人圖書館 ? 2020-10-23 10:33 ? 次閱讀

一、官方模板演示

1、首先打開

“https://hdlbits.01xz.net/wiki/Main_Page”,

打開后的界面如下圖所示,全英文顯示。如果感覺自己的英文水平欠佳,可以使用谷歌瀏覽器打開該網(wǎng)頁,并選擇在線翻譯功能,翻譯的正確率還是很高的。

2、點(diǎn)擊Simulation下的 ”Run a Simulation(lcarus Verilog)“。

3、打開后的界面如下圖所示,代碼編輯框中給出了一個簡單的例子。

4、點(diǎn)擊下面的“Submit(new window)“在新界面中進(jìn)行仿真

5、在新打開的界面中我們可以看到編譯的信息和仿真波形圖。

二、實例演示

雖然看完了官方的模板演示,但我們要想立刻仿真驗證自己設(shè)計的代碼并不是那么容易,需要進(jìn)行一番摸索。下面就是大家進(jìn)行一個呼吸燈的設(shè)計實例演示。

1、學(xué)習(xí)過FPGA的朋友都知道要想對FPGA邏輯進(jìn)行仿真一定要具備兩個文件,一個是RTL代碼文件,用來綜合生成硬件電路的部分;第二個就是Testbench文件,用來驗證RTL代碼功能的仿真文件,這兩者缺一不可。

2、根據(jù)觀察發(fā)現(xiàn)官方模板中的代碼編輯部分有兩個module,大家也都知道一個.v 文件中只能有一個模塊,也就是只能有一個module,而這里面有兩個,那肯定就不對了。再仔細(xì)觀察會發(fā)現(xiàn)代碼編輯區(qū)域中的上半部分就是Testbench,而下半部分則是RTL代碼,再結(jié)合仿真出的波形來更看驗證了這個想法。原來 RTL 代碼和Testbench都寫在了一個編輯框里。

3、但是我們在提供的模板中發(fā)現(xiàn)一些我們平時幾乎沒有見過的新語法,如第4行的”initial `probe_start“、第6行的”`probe(clk)“、第26行的”`probe(in)“,通過模板的注釋和多次實驗發(fā)現(xiàn)這是官方定義的一個”宏“,也就是通過這個”宏“調(diào)用“probe”探針的功能,我們不用管這個”宏“是如何定義的,我們只需要會調(diào)用就可以了。

4、將上面編寫好的Testbench代碼和RTL代碼放到一個文件中(Testbench在上面,RTL代碼在下面,僅在該平臺仿真時可以將兩種文件放在一起,在其他平臺仿真時要獨(dú)立放到兩個.v文件中),然后復(fù)制粘貼到代碼編輯框中,點(diǎn)擊“Submit(new window)“執(zhí)行仿真。

5、也可以將寫好的Testbench代碼和RTL代碼放到同一個.v文件中,然后點(diǎn)擊下面的代碼編輯框下面的“Upload a source file...”,在展開的界面中選擇添加.v文件后,再點(diǎn)擊”Upload and simulate”啟動仿真。

6、仿真波形如下所示,因為界面空間有限,拖動波形顯示框下面的滾動條,可以看到后面的波形顯示。

7、在波形顯示框中右擊鼠標(biāo)可以選擇保存為PNG格式或SVG格式,將完整的波形信息保存下來。

8、保存為SVG格式后的完整波形圖如下所示。

9、如果我們在第58行處代碼設(shè)置一個錯誤后,再點(diǎn)擊執(zhí)行仿真,此時在仿真窗口中不會顯示波形,而是提示錯誤的內(nèi)容,將錯誤修改后再執(zhí)行仿真即可。

10、該網(wǎng)頁還有其他更多有趣的功能,如組合邏輯代碼編寫訓(xùn)練、時序邏輯代碼編寫訓(xùn)練、單片機(jī)嵌入式仿真等等,有興趣的朋友可以自己探索,這里不再一一演示。
責(zé)任編輯人:CC

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1366

    瀏覽量

    111812
  • verilog代碼
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    11431

原文標(biāo)題:學(xué)會使用Hdlbits網(wǎng)頁版Verilog代碼仿真驗證平臺

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    電磁環(huán)境仿真驗證系統(tǒng)軟件

    電磁環(huán)境仿真驗證系統(tǒng)軟件
    的頭像 發(fā)表于 04-29 16:59 ?164次閱讀
    電磁環(huán)境<b class='flag-5'>仿真</b>與<b class='flag-5'>驗證</b>系統(tǒng)軟件

    技術(shù)分享 | AVM合成數(shù)據(jù)仿真驗證方案

    AVM 合成數(shù)據(jù)仿真驗證技術(shù)為自動駕駛環(huán)境感知發(fā)展帶來助力,可借助仿真軟件配置傳感器、搭建環(huán)境、處理圖像,生成 AVM 合成數(shù)據(jù),有效加速算法驗證。然而,如何利用
    的頭像 發(fā)表于 03-19 09:40 ?2945次閱讀
    技術(shù)分享 | AVM合成數(shù)據(jù)<b class='flag-5'>仿真</b><b class='flag-5'>驗證</b>方案

    淺談Verilog和VHDL的區(qū)別

    Verilog和VHDL是兩種廣泛使用的硬件描述語言(HDL),它們用于描述和模擬數(shù)字電路系統(tǒng)的行為和結(jié)構(gòu)。這兩種語言的主要作用是幫助工程師設(shè)計、仿真驗證集成電路(IC)和系統(tǒng)級芯片(SoC)中的硬件模塊。
    的頭像 發(fā)表于 02-17 14:20 ?1183次閱讀
    淺談<b class='flag-5'>Verilog</b>和VHDL的區(qū)別

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計中的應(yīng)用

    在現(xiàn)代電子設(shè)計自動化(EDA)領(lǐng)域,Verilog作為一種硬件描述語言,已經(jīng)成為數(shù)字電路設(shè)計和驗證的標(biāo)準(zhǔn)工具。它允許設(shè)計師以高級抽象的方式定義電路的行為和結(jié)構(gòu),從而簡化了從概念到硅片的整個設(shè)計流程
    的頭像 發(fā)表于 12-17 09:53 ?1071次閱讀

    Verilog 與 ASIC 設(shè)計的關(guān)系 Verilog 代碼優(yōu)化技巧

    Circuit,專用集成電路)設(shè)計是一個復(fù)雜的過程,涉及到邏輯設(shè)計、綜合、布局布線、物理驗證等多個環(huán)節(jié)。在這個過程中,Verilog被用來描述數(shù)字電路的行為和結(jié)構(gòu),進(jìn)而實現(xiàn)ASIC的設(shè)計。 具體來說
    的頭像 發(fā)表于 12-17 09:52 ?896次閱讀

    Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設(shè)計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設(shè)計的正確性和性能。以下是一個詳細(xì)的
    的頭像 發(fā)表于 12-17 09:50 ?1019次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風(fēng)格 VerilogVerilog 的語法更接近于 C 語言,對于有 C 語言背景的工程師來說,學(xué)習(xí)曲線較平緩。它支持結(jié)構(gòu)化編程,代碼
    的頭像 發(fā)表于 12-17 09:44 ?1456次閱讀

    如何自動生成verilog代碼

    介紹幾種自動生成verilog代碼的方法。
    的頭像 發(fā)表于 11-05 11:45 ?922次閱讀
    如何自動生成<b class='flag-5'>verilog</b><b class='flag-5'>代碼</b>

    Verilog硬件描述語言參考手冊

    一. 關(guān)于 IEEE 1364 標(biāo)準(zhǔn)二. Verilog簡介三. 語法總結(jié)四. 編寫Verilog HDL源代碼的標(biāo)準(zhǔn)五. 設(shè)計流程
    發(fā)表于 11-04 10:12 ?4次下載

    芯片后仿真要點(diǎn)

    sign-off,寫出SDF3.0用以后仿真,搭建后仿真驗證環(huán)境,添加sc/io/macro的verilog model,仿真輸出VCD給
    的頭像 發(fā)表于 10-23 09:50 ?1477次閱讀
    芯片后<b class='flag-5'>仿真</b>要點(diǎn)

    怎么樣提高verilog代碼編寫水平?

    優(yōu)秀代碼:在網(wǎng)上查找開源的、經(jīng)過驗證的高質(zhì)量 Verilog 代碼,學(xué)習(xí)他人的編程風(fēng)格、代碼結(jié)構(gòu)和設(shè)計思路。 實踐項目:嘗試自己設(shè)計和實現(xiàn)一
    發(fā)表于 09-25 20:05

    FPGA Verilog HDL代碼如何debug?

    verilog是并行執(zhí)行,想請教如何debug自己的verilog代碼,我以前一直都是對照著modelsim上的方針波形來看看哪里有邏輯錯誤! A:以下是一些常見的 Verilog
    發(fā)表于 09-24 19:16

    教學(xué)驗證丨BUCK電路仿真驗證

    方案匹配您的科研/教學(xué)模式。今天為大家分享的是基于EasyGo實時仿真平臺的PPEC-HIL BUCK仿真實驗,并將其與BUCK電路的實際實驗進(jìn)行對比測試,以驗證EasyGo實時仿真平臺
    發(fā)表于 09-05 10:47

    教學(xué)驗證篇丨PPEC+HIL 單相逆變仿真驗證

    實驗,配備完備的課程實驗指導(dǎo)書,提供多種方案匹配您的科研/教學(xué)模式。今天為大家分享的是“基于EasyGo實時仿真平臺的PPEC-HIL單相逆變仿真實驗與真實單相逆變電路實驗的對比測試”,以驗證EasyGo
    發(fā)表于 08-09 10:25

    教學(xué)驗證篇丨PPEC+HIL LLC拓?fù)?b class='flag-5'>仿真驗證

    研/教學(xué)系列解決方案,全面覆蓋電力電子學(xué)科的教學(xué)和科研需求,通過虛擬仿真與實物實驗相結(jié)合,有效解決了教學(xué)內(nèi)容復(fù)雜、理論與實際脫節(jié)的問題。教學(xué)平臺涵蓋幾乎所有經(jīng)典電力電子實驗,配備完備的課程實驗指導(dǎo)書
    發(fā)表于 06-11 13:45
    主站蜘蛛池模板: 三级毛片在线 | 久久综合欧美 | 免费视频久久看 | 天天色综合久久 | 国产免费糟蹋美女视频 | 男女吃奶一进一出动态图 | 扒开双腿爽爽爽视频www | 在线观看你懂的网址 | 四虎在线永久免费视频网站 | 五月婷激情 | 天天做天天爽 | 日本三级黄色网址 | 天天操天天看 | 岛国午夜 | 欧美黑人巨大xxx猛交 | 亚洲人色大成年网站在线观看 | 五月婷婷俺也去开心 | 国产香蕉视频在线播放 | 中文字幕在线不卡 | 激情综合色五月丁香六月亚洲 | 亚洲无线码一区在线观看 | 天天透天天干 | 丁香六月五月婷婷 | 婷婷激情丁香 | 美女免费视频黄 | 都市禁忌猎艳风流美妇 | 欧美成人全部费免网站 | 亚洲午夜顶级嘿嘿嘿影院 | 色天天综合色天天天天看大 | 日本在线观看一区 | 国产黄色三级网站 | 2015xxxx欧美 | 午夜视频免费在线播放 | 高清视频黄色录像免费 | 亚洲精品久久久久午夜 | 国产伦精品一区二区免费 | 天堂v网| 午夜影剧| 乱小说录目伦800 | 国产在线观看www鲁啊鲁免费 | 国产精品日韩欧美亚洲另类 |