近期筆者在清洗業(yè)務研討會上發(fā)表了演講。我不是一名清洗工藝專家,在演講中介紹更多的是制造工藝的發(fā)展趨勢及其對清洗的影響。我將在這篇文章中分享并進一步討論那次演講的內容,主要圍繞DRAM、邏輯器件和NAND這三大尖端產品。
DRAM
在DRAM章節(jié)的第一張幻燈片中,我按公司和年份呈現(xiàn)了DRAM工藝節(jié)點的變化。美光科技、三星和SK海力士是DRAM市場的主導廠商,所以我以這三家公司為代表展示了其各自的工藝節(jié)點。DRAM節(jié)點尺寸目前是由器件上最小的半間距來定義的,美光DRAM基于字線,三星和SK海力士則基于主動晶體管。
圖表下方在一定程度上展示了關鍵技術的發(fā)展情況。左側展示了具有掩埋字線的鞍形鰭片存取晶體管。具有掩埋字線的鞍形鰭片是目前存取晶體管的標準。在中間和右下角,顯示了DRAM電容器向更細節(jié)距-高長寬比結構的演變。
影響DRAM工藝縮減的主要問題是電容。為了可靠地存儲數(shù)據,電容需要大于一定的閾值。要繼續(xù)制造出占用面積更小的電容,可以把電容做得更高,薄膜更薄,或者增加薄膜的K值。但是問題在于,雖然從機械穩(wěn)定性的角度還可以可靠地做出更高更薄的電容,但是隨著薄膜厚度的降低,漏電會增加,而且隨著薄膜K值的增加,帶隙減小也會導致漏電問題。當前的標準是使用低漏電的鋁基氧化物薄膜和用于高k值的鋯基薄膜組成的復合膜,而且目前還不清楚是否還會有更好的替代方案。
在第五張和第六張幻燈片中,我介紹了一些主要的DRAM工藝塊,并討論了DRAM工藝對清洗和濕條帶的需求。
我在DRAM章節(jié)最后一張幻燈片中展示了三星工藝節(jié)點的清洗次數(shù)。可以看出,隨著工藝尺寸的縮減,DRAM清洗次數(shù)也在增加,這主要是因為在沉浸光刻步驟后需要進行更多次背面斜面清潔,而且越來越復雜的多層圖案化方案也會造成多次清洗。
-
傳感器
+關注
關注
2564文章
52665瀏覽量
764211 -
半導體
+關注
關注
335文章
28666瀏覽量
233290 -
MEMS傳感
+關注
關注
1文章
59瀏覽量
6462
發(fā)布評論請先 登錄
最全最詳盡的半導體制造技術資料,涵蓋晶圓工藝到后端封測
走進半導體塑封世界:探索工藝奧秘

BJT與其他半導體器件的區(qū)別
【半導體存儲】關于NAND Flash的一些小知識
安世半導體推出微型無引腳邏輯IC
DRAM與NAND閃存價格大幅下跌
功率半導體器件測試解決方案

揭秘邏輯芯片與存儲芯片背后的工藝差異!

評論