在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶體管:后FinFET時(shí)代的技術(shù)演進(jìn)

旺材芯片 ? 來源:旺材芯片 ? 作者:旺材芯片 ? 2020-12-30 17:45 ? 次閱讀

FinFET晶體管架構(gòu)是當(dāng)今半導(dǎo)體行業(yè)的主力軍。但是,隨著器件的持續(xù)微縮,短溝道效應(yīng)迫使業(yè)界引入新的晶體管架構(gòu)。在本文中,IMEC的3D混合微縮項(xiàng)目總監(jiān)Julien Ryckaert勾勒出了向2nm及以下技術(shù)節(jié)點(diǎn)發(fā)展的演進(jìn)之路。在這條令人振奮的道路上,他介紹了Nanosheet晶體管,F(xiàn)orksheet器件和CFET。其中一部分內(nèi)容已在2019 IEEE國(guó)際電子器件會(huì)議(IEDM)上發(fā)表。

FinFET:今天最先進(jìn)的晶體管 在每一代新技術(shù)上,芯片制造商都能夠?qū)⒕w管規(guī)格微縮0.7倍,從而實(shí)現(xiàn)15%的性能提升,50%的面積減小,40%的功耗降低以及35%的成本降低。幾年前,業(yè)界為了維持這種微縮路徑,從“老式”平面MOSFET過渡到FinFET晶體管架構(gòu)。在FinFET中,源極和漏極之間的溝道為fin的形式。柵極環(huán)繞該3D溝道,可從溝道的3個(gè)側(cè)面進(jìn)行控制。這種多柵極結(jié)構(gòu)可以抑制在柵極長(zhǎng)度降低時(shí)帶來的短溝道效應(yīng)。

出色的短溝道控制能力至關(guān)重要,因?yàn)樗於似骷⒖s的基礎(chǔ),允許更短的溝道長(zhǎng)度和更低的工作電壓。 2012年,首款商用22nm FinFET面世。從那時(shí)起,F(xiàn)inFET體系結(jié)構(gòu)進(jìn)行了持續(xù)的改進(jìn),以提高性能并減小面積。例如,F(xiàn)inFET的3D特性允許增加fin片高度,從而在相同的面積上獲得更高的器件驅(qū)動(dòng)電流。如今,業(yè)界正在加快生產(chǎn)的10nm / 7nm芯片也是基于FinFET。在最先進(jìn)的節(jié)點(diǎn)的標(biāo)準(zhǔn)單元大多是6T單元高度,也就是是每個(gè)器件最多擁有2根fin。

Nanosheet:器件進(jìn)化第一步 但是,隨著工藝微縮至5nm節(jié)點(diǎn),F(xiàn)inFET架構(gòu)可能不再是主流。在溝道長(zhǎng)度小到一定值時(shí),F(xiàn)inFET結(jié)構(gòu)又無法提供足夠的靜電控制。最重要的是,向低軌標(biāo)準(zhǔn)單元的演進(jìn)需要向單fin器件過渡,即使fin高度進(jìn)一步增加,單fin器件也無法提供足夠的驅(qū)動(dòng)電流。

隨著技術(shù)節(jié)點(diǎn)的不斷變化,半導(dǎo)體行業(yè)并不急于轉(zhuǎn)向其他晶體管架構(gòu)。一些公司甚至可能決定在某些節(jié)點(diǎn)停留更長(zhǎng)的時(shí)間。但是,仍然存在需要最新的“通用” CMOS解決方案的應(yīng)用,例如機(jī)器學(xué)習(xí),大數(shù)據(jù)分析和數(shù)據(jù)中心服務(wù)器。通過這種通用CMOS解決方案,可以在相同技術(shù)節(jié)點(diǎn)中使用相同的晶體管架構(gòu)來實(shí)現(xiàn)芯片上所有的功能。 在這里,Nanosheet可以來幫助解圍。

Nanosheet可以被視為FinFET器件的自然演變版本。想象一下將FinFET的溝道水平切割成多個(gè)單獨(dú)Nanosheet溝道,柵極也會(huì)完全環(huán)繞溝道。與FinFET相比,Nanosheet的這種GAA特性提供了出色的溝道控制能力。同時(shí),溝道在三維中的極佳分布使得單位面積的有效驅(qū)動(dòng)電流得以優(yōu)化。

從FinFET到Nanosheet的自然演變。

需要微縮助推器 在6T和5T的低單元高度下,向Nanosheet器件的遷移變得最佳,因?yàn)樵谶@種情況下,fin的減少會(huì)降低傳統(tǒng)基于FinFET的單元中的驅(qū)動(dòng)電流。 但是,如果不引入結(jié)構(gòu)化微縮助推器(如埋入式電源軌和環(huán)繞式接觸),就無法將單元高度從6T減小到5T。

電源軌為芯片的不同組件提供電源,并且一般由BEOL中Mint和M1層提供。但是,它們?cè)谀抢镎紦?jù)了很大的空間。在嵌入式電源軌結(jié)構(gòu)中,電源軌埋在芯片的前段,以幫助釋放互連的布線資源。此外,它們?yōu)椴捎霉?jié)距微縮而增加BEOL電阻的技術(shù)提供了較低的電阻局部電流分布。BEOL沒有電源軌后,可以將標(biāo)準(zhǔn)單元的高度從6T進(jìn)一步降低到5T。

下一步:縮小p和n之間的間距 隨著走向更小的軌道高度的旅程的繼續(xù),單元高度的進(jìn)一步減小將要求標(biāo)準(zhǔn)單元內(nèi)nFET和pFET器件之間的間距更小。但是,對(duì)于FinFET和Nanosheet而言,工藝限制了這些n和p器件之間的間距。例如,在FinFET架構(gòu)中,通常在n和p之間需要2個(gè)dummy fin的間距,這最多消耗總可用空間的40-50%。

為了擴(kuò)大這些器件的可微縮性,IMEC最近提出了一種創(chuàng)新的架構(gòu),稱為Forksheet器件。Forksheet可以被認(rèn)為是Nanosheet的自然延伸。 與Nanosheet相比,現(xiàn)在溝道由叉形柵極結(jié)構(gòu)控制,這是通過在柵極圖案化之前在p和nMOS器件之間引入“介電墻”來實(shí)現(xiàn)的。該墻將p柵溝槽與n柵溝槽物理隔離,從而允許更緊密的n到p間距。

從FinFET到Nanosheet再到Forksheet的自然演變。 用于制造Forksheet的工藝流程與用于制造Nanosheet的工藝流程相似,僅增加一些額外的工藝步驟。n和p之間的介電隔離還具有一些工藝優(yōu)勢(shì),例如填充功函數(shù)金屬的工藝更簡(jiǎn)化。在此基礎(chǔ)上,由于大幅減少了n到p的間距,預(yù)計(jì)該Forksheet具有更佳的面積和性能的可微縮性。

Forksheet工藝流程中的關(guān)鍵步驟,即有源區(qū)形成后“介電墻”的形成步驟。

Forksheet:性能和面積的改進(jìn) IMEC的研究人員最近使用TCAD仿真來量化Forksheet架構(gòu)的預(yù)期PPA潛力。所研究的器件針對(duì)IMEC的2nm技術(shù)節(jié)點(diǎn),采用42nm的接觸柵節(jié)距和16nm的金屬間距的5T標(biāo)準(zhǔn)單元庫(kù)。擬議的設(shè)計(jì)包括一些微縮助推器,例如埋入式電源軌和環(huán)繞接觸。 與Nanosheet器件相比,已計(jì)算出10%的速度增益(恒定功率)和24%的功率減小(恒定速度)。

這種性能提升的部分原因是由于柵極-漏極重疊較小而導(dǎo)致的(寄生)Miller電容減小??捎每臻g還可以用于增加sheet寬度,從而提高驅(qū)動(dòng)電流。最后,可以利用從n到p的間距減小將軌道高度從5T縮小到4.3T,從而使單元面積減小20%。在SRAM設(shè)計(jì)中,仿真結(jié)果表明,在8nm 的pn間距下,單元面積的微縮比例和性能提高了30%。

SRAM半單元的版圖,用于a)FinFET,b)GAA Nanosheet和c)Forksheet。由于pn間距不受柵極擴(kuò)展(GE),柵極切割(GC)或dummy fin gate tuck(DFGT)的影響,因此Forksheet可以提供高達(dá)30%的位單元高度微縮比例。 在從平面到FinFET以及垂直堆疊的Nanosheet的自然進(jìn)化中,可以將Forksheet視為下一版本。以上特性證明了其作為2nm技術(shù)節(jié)點(diǎn)的最終邏輯“通用” CMOS器件的潛力。在進(jìn)一步的研究中,需要解決將這些器件完全投入生產(chǎn)的工藝挑戰(zhàn)。

CFET:通往3T邏輯標(biāo)準(zhǔn)單元的道路 小于5T時(shí),單元高度的進(jìn)一步降低主要受到可布線性問題的限制,而且這個(gè)問題應(yīng)在邏輯區(qū)塊級(jí)別進(jìn)行評(píng)估。為了優(yōu)化可布線性,我們將進(jìn)入CFET時(shí)代,進(jìn)一步推動(dòng)了摩爾定律的發(fā)展。 CFET的概念在于將nFET“折疊”在pFET之上,這樣就充分利用了器件3D微縮的潛力。 由于具有堆疊特性,CFET擁有2個(gè)局部互連層,這為內(nèi)部單元布線和減小單元面積提供了更大的自由度。單元之間的可布線性也可以大大改善。

CFET架構(gòu)具有2個(gè)局部互連層以及pn 堆疊CMOS基本結(jié)構(gòu)。 初步評(píng)估表明,基于FinFET的4T CFET可以對(duì)標(biāo)甚至超過5T“標(biāo)準(zhǔn)” FinFET器件的標(biāo)準(zhǔn)單元功率性能指標(biāo)。它還可以提供面積縮小25%的標(biāo)準(zhǔn)單元和SRAM單元?;贜anosheet的CFET可以提供額外的性能提升,并且對(duì)于縮小到3T邏輯標(biāo)準(zhǔn)單元來說是必需的。

結(jié)論 在本文中,IMEC提出了一條通往2nm及以下技術(shù)節(jié)點(diǎn)的最終規(guī)?;壿嬈骷难葸M(jìn)路徑。在今天的主流FinFET之后出現(xiàn)了Nanosheet器件,該器件提供了出色的溝道控制功能,同時(shí)又增加了有限的工藝復(fù)雜性。當(dāng)配合定標(biāo)助推器時(shí),具有5T軌道高度的標(biāo)準(zhǔn)單元將觸手可及。下一步,F(xiàn)orksheet可能會(huì)進(jìn)場(chǎng),由于減小了n到p的間距,因此提供了通往4.3T單元的可能性。相關(guān)工藝仿真證實(shí)了其在2nm技術(shù)節(jié)點(diǎn)上的潛力。CFET作為最緊湊的CMOS結(jié)構(gòu),為實(shí)現(xiàn)3T邏輯標(biāo)準(zhǔn)單元帶來了希望。

責(zé)任編輯:xj

原文標(biāo)題:技術(shù) | 后FinFET時(shí)代的技術(shù)演進(jìn)

文章出處:【微信公眾號(hào):旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    335

    文章

    28666

    瀏覽量

    233265
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9989

    瀏覽量

    140802
  • FinFET
    +關(guān)注

    關(guān)注

    12

    文章

    256

    瀏覽量

    90969

原文標(biāo)題:技術(shù) | 后FinFET時(shí)代的技術(shù)演進(jìn)

文章出處:【微信號(hào):wc_ysj,微信公眾號(hào):旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    晶體管電路設(shè)計(jì)(下)

    晶體管,F(xiàn)ET和IC,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設(shè)計(jì),源極跟隨器電路設(shè)計(jì),F(xiàn)ET低頻功率放大器的設(shè)計(jì)與制作,柵極接地放大電路的設(shè)計(jì),電流反饋型OP放大器的設(shè)計(jì)與制作,進(jìn)晶體管
    發(fā)表于 04-14 17:24

    FinFET技術(shù)在晶圓制造中的優(yōu)勢(shì)

    本文通過介紹傳統(tǒng)平面晶體管的局限性,從而引入FinFET技術(shù)的原理、工藝和優(yōu)勢(shì)。
    的頭像 發(fā)表于 04-14 17:23 ?401次閱讀
    <b class='flag-5'>FinFET</b><b class='flag-5'>技術(shù)</b>在晶圓制造中的優(yōu)勢(shì)

    鰭式場(chǎng)效應(yīng)晶體管制造工藝流程

    FinFET(鰭式場(chǎng)效應(yīng)晶體管)從平面晶體管FinFET的演變是一種先進(jìn)的晶體管架構(gòu),旨在提高集成電路的性能和效率。它通過將傳統(tǒng)的平面
    的頭像 發(fā)表于 02-17 14:15 ?885次閱讀
    鰭式場(chǎng)效應(yīng)<b class='flag-5'>晶體管</b>制造工藝流程

    互補(bǔ)場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)和作用

    隨著半導(dǎo)體技術(shù)不斷逼近物理極限,傳統(tǒng)的平面晶體管(Planar FET)、鰭式場(chǎng)效應(yīng)晶體管FinFET)從平面晶體管
    的頭像 發(fā)表于 01-24 10:03 ?3039次閱讀
    互補(bǔ)場(chǎng)效應(yīng)<b class='flag-5'>晶體管</b>的結(jié)構(gòu)和作用

    FinFET制造工藝的具體步驟

    本文介紹了FinFET(鰭式場(chǎng)效應(yīng)晶體管)制造過程中柵極高介電常數(shù)金屬柵極工藝的具體步驟。
    的頭像 發(fā)表于 01-20 11:02 ?2507次閱讀
    <b class='flag-5'>FinFET</b>制造工藝的具體步驟

    晶體管故障診斷與維修技巧 晶體管在數(shù)字電路中的作用

    晶體管是現(xiàn)代電子設(shè)備中不可或缺的組件,它們?cè)跀?shù)字電路中扮演著至關(guān)重要的角色。了解如何診斷和維修晶體管故障對(duì)于電子工程師和技術(shù)人員來說是一項(xiàng)基本技能。 一、晶體管在數(shù)字電路中的作用 開關(guān)
    的頭像 發(fā)表于 12-03 09:46 ?1529次閱讀

    晶體管與場(chǎng)效應(yīng)的區(qū)別 晶體管的封裝類型及其特點(diǎn)

    晶體管與場(chǎng)效應(yīng)的區(qū)別 工作原理 : 晶體管晶體管(BJT)基于雙極型晶體管的原理,即通過控制基極電流來控制集電極和發(fā)射極之間的電流。
    的頭像 發(fā)表于 12-03 09:42 ?887次閱讀

    晶體管的輸出特性是什么

    晶體管的輸出特性是描述晶體管在輸出端對(duì)外部負(fù)載的特性表現(xiàn),這些特性直接關(guān)系到晶體管在各種電路中的應(yīng)用效果和性能。晶體管的輸出特性受到多種因素的影響,包括輸入信號(hào)、電源電壓、溫度以及
    的頭像 發(fā)表于 09-24 17:59 ?1570次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)類型,它們?cè)诙鄠€(gè)方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點(diǎn)、應(yīng)用場(chǎng)景等方面詳細(xì)闡述NMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?7488次閱讀

    CMOS晶體管和MOSFET晶體管的區(qū)別

    CMOS晶體管和MOSFET晶體管在電子領(lǐng)域中都扮演著重要角色,但它們?cè)诮Y(jié)構(gòu)、工作原理和應(yīng)用方面存在顯著的區(qū)別。以下是對(duì)兩者區(qū)別的詳細(xì)闡述。
    的頭像 發(fā)表于 09-13 14:09 ?3752次閱讀

    晶體管處于放大狀態(tài)的條件是什么

    晶體管是一種半導(dǎo)體器件,廣泛應(yīng)用于電子設(shè)備中。它具有三個(gè)主要的引腳:基極(B)、發(fā)射極(E)和集電極(C)。晶體管的工作原理是通過控制基極和發(fā)射極之間的電流,來控制集電極和發(fā)射極之間的電流。晶體管
    的頭像 發(fā)表于 07-18 18:15 ?2626次閱讀

    芯片晶體管的深度和寬度有關(guān)系嗎

    一、引言 有關(guān)系。隨著集成電路技術(shù)的飛速發(fā)展,芯片晶體管作為電子設(shè)備的核心元件,其性能的優(yōu)化和制造技術(shù)的提升成為了行業(yè)關(guān)注的焦點(diǎn)。在晶體管的眾多設(shè)計(jì)參數(shù)中,深度和寬度是兩個(gè)至關(guān)重要的因
    的頭像 發(fā)表于 07-18 17:23 ?1240次閱讀

    什么是光電晶體管?光電晶體管的工作原理和結(jié)構(gòu)

    技術(shù)制成,具有比常規(guī)晶體管更大的集電極和基極區(qū)域。光電晶體管可以具有由一種材料(如硅)制成的同質(zhì)結(jié)結(jié)構(gòu),也可以具有由不同材料制成的異質(zhì)結(jié)結(jié)構(gòu)。
    的頭像 發(fā)表于 07-01 18:13 ?3846次閱讀
    什么是光電<b class='flag-5'>晶體管</b>?光電<b class='flag-5'>晶體管</b>的工作原理和結(jié)構(gòu)

    什么是NPN晶體管?NPN晶體管的工作原理和結(jié)構(gòu)

    NPN晶體管是最常用的雙極結(jié)型晶體管,通過將P型半導(dǎo)體夾在兩個(gè)N型半導(dǎo)體之間而構(gòu)成。 NPN 晶體管具有三個(gè)端子:集電極、發(fā)射極和基極。 NPN晶體管的行為類似于兩個(gè)背對(duì)背連接的PN
    的頭像 發(fā)表于 07-01 18:02 ?9273次閱讀
    什么是NPN<b class='flag-5'>晶體管</b>?NPN<b class='flag-5'>晶體管</b>的工作原理和結(jié)構(gòu)

    PNP晶體管符號(hào)和結(jié)構(gòu) 晶體管測(cè)試儀電路圖

    PNP晶體管是一種雙極性晶體管,用于電子電路中放大、開關(guān)和控制電流的器件。與NPN晶體管相對(duì)應(yīng),PNP晶體管的結(jié)構(gòu)特點(diǎn)在于其三個(gè)不同的半導(dǎo)體區(qū)域:正極(P型)、負(fù)極(N型)、正極(P型
    的頭像 發(fā)表于 07-01 17:45 ?4952次閱讀
    PNP<b class='flag-5'>晶體管</b>符號(hào)和結(jié)構(gòu) <b class='flag-5'>晶體管</b>測(cè)試儀電路圖
    主站蜘蛛池模板: 色色色色色色色色色色色 | 亚洲久久在线 | 四虎国产精品免费视 | 你懂的在线观看网站 | 一区二区三区四区视频在线 | 爱爱视频天天干 | 国产一区二区三区 韩国女主播 | 一级黄免费 | 4399一级成人毛片 | 福利视频一区二区三区 | 夜夜嗷| 97超频国产在线公开免费视频 | 一区二区三区国模大胆 | 久久久久免费精品国产 | 孩交啪啪网址 | 手机在线1024 | 黄色二级视频 | 91大神大战丝袜美女在线观看 | 91三级视频 | 亚洲 欧美 自拍 另类 欧美 | h文 超乳 奶水 | 午夜影院免费视频 | 欧美.亚洲.日本一区二区三区 | 操女人视频网站 | 欧美 在线播放 | 在线天堂bt中文www在线 | 六月丁香中文字幕 | 天天撸视频 | 亚洲春色www | 免费人成黄页在线观看日本 | 久久艹影院 | 五月激情婷婷丁香 | 天天做天天爽 | 欧美成人三级伦在线观看 | 亚洲视频一 | 国产精品亚洲色图 | 亚洲国产成人精彩精品 | 中文字幕一区二区三区四区五区 | 亚洲高清中文字幕一区二区三区 | 天天干夜夜叭 | 国产成人福利夜色影视 |