在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

全面解讀時序路徑分析提速

FPGA之家 ? 來源:XILINX BenM. Fell ? 作者:XILINX BenM. Fell ? 2021-05-19 11:25 ? 次閱讀

FPGA 設(shè)計進(jìn)程中,時序收斂無疑是一項(xiàng)艱巨的任務(wù)。低估這項(xiàng)任務(wù)的復(fù)雜性常常導(dǎo)致工作規(guī)劃面臨無休止的壓力。賽靈思提供了諸多工具,用于幫助縮短時序收斂所需時間,從而加速產(chǎn)品上市。本篇博文描述了一種方法,能夠有效減少時序路徑問題分析所需工作量。

時序路徑問題分析定義為通過調(diào)查一條或多條具有負(fù)裕量的時序路徑來判斷達(dá)成時序收斂的方法。當(dāng)設(shè)計無法達(dá)成時序收斂時,作為分析步驟的第一步,不應(yīng)對個別時序路徑進(jìn)行詳細(xì)時序分析。應(yīng)首先從系統(tǒng)角度來分析設(shè)計,以判定是否有任何因素會對設(shè)計中較大區(qū)域產(chǎn)生影響,而不只是判定有哪些因素會影響存在最嚴(yán)重違例的個別路徑。

如需獲取有關(guān)此過程的實(shí)用指南,請參閱《UltraFast 設(shè)計方法時序收斂快捷參考指南》(UG1292)。

本篇博文旨在描述此文檔中所述的時序基線檢查流程,尤其是當(dāng) WNS 《 0ns 或 WHS 《 -.5ns 時的布局后操作以及當(dāng) WNS 《 0ns 或 WHS 《 0ns 時的布線后操作(紅圈部分)。

243dd990-b4c9-11eb-bf61-12bb97331649.png

為了解決這些時序收斂失敗問題,用戶可以采用時序路徑分析方法來對布局步驟、phys_opt 步驟和布線實(shí)現(xiàn)步驟之后發(fā)生的時序收斂失敗問題進(jìn)行優(yōu)先級排序。

第一步是使用下列命令生成一組報告。

在 Vivado 非工程模式下,可將這些命令添加到用于運(yùn)行此流程的 Tcl 腳本中。在 Vivado 工程模式下,則可將這些命令添加到 Tcl 掛鉤腳本中(請參閱 (UG894) 的 “定義 Tcl 掛鉤腳本” 部分)。

report_design_analysis -timing -routes -logic_level_distribution -of_timing_paths [get_timing_paths -routable_nets -max_paths 10000 -slack_lesser_than 0] -file timing_vios.rpt

report_timing -of [get_timing_paths -routable_nets -max_paths 1000 -slack_lesser_than 0] -file timing_paths.rpt -rpx timing_paths.rpx

這些命令會生成文本報告 timing_vios.rpt 和 timing_paths.rpt,這些報告可通過任意文本編輯器來查看。這些命令還可生成交互報告 timing_paths.rpx,此報告可用于在 Vivado GUI 中進(jìn)行交叉探測。這些報告可顯示有關(guān)設(shè)計中時序收斂失敗的主要路徑的信息。通過將這些報告結(jié)合在一起,即可快速達(dá)成時序收斂。

timing_vios.rpt

此報告可顯示時序收斂失敗的主要路徑的屬性(根據(jù) Tcl 參數(shù)設(shè)置,最多可報告 10,000 條路徑)。報告底部顯示的直方圖可顯示每個端點(diǎn)時鐘對應(yīng)的時序失敗的路徑數(shù)量,按邏輯級別分組。此直方圖作為非常實(shí)用的高級視圖,可幫助縮小造成最嚴(yán)重的時序收斂失敗的時鐘域的范圍。

用戶應(yīng)首先從造成最嚴(yán)重違例的時鐘域開始分析這些失敗問題。在多 SLR 器件中,許多違例所含的邏輯級數(shù)為 0,這表示導(dǎo)致時序違例的根本原因可能是沒有足夠的流水打拍,或者 SLR 分區(qū)效果不良。

這些都只是時序失敗的線索,而并非真正原因。重要的是首先縮小問題最嚴(yán)重的區(qū)域的范圍,然后再尋找解決方案。了解最差負(fù)時序裕量時序違例的本質(zhì)有助于用戶確定應(yīng)執(zhí)行的補(bǔ)救步驟的優(yōu)先順序。以下顯示了一個簡單的直方圖示例(僅有 1 個時鐘存在時序收斂失敗路徑)。

2453944c-b4c9-11eb-bf61-12bb97331649.png

報告其余部分可通過文本編輯器來讀取,但由于換行,可能導(dǎo)致難以閱讀。更簡單的數(shù)據(jù)分析方法是將其導(dǎo)入 Microsoft Excel。 以下過程用于將文本編輯器報告轉(zhuǎn)換為逗號分隔式報告。

1. 創(chuàng)建 timing_vios.rpt 的副本,并將其重命名為 timing_vios.csv。

2. 使用文本編輯器,移除報告中的頁眉、頁眉分隔符行和頁腳(如下紅框所示):

3. 如果已將 -show_all 選項(xiàng)與 report_design_analysis Tcl 命令配合使用,請將文件中的逗號 (,) 替換為冒號 (:)。

4. 將所有管道字符 (|) 都替換為逗號 (,),然后保存此文件。

5. 關(guān)閉文件。

timing_vios.rpt 頂部

245d4118-b4c9-11eb-bf61-12bb97331649.png

timing_vios.rpt 底部

2472c98e-b4c9-11eb-bf61-12bb97331649.png

6. 在 Microsoft Excel 中打開此 csv 文件。

7. 移除 A 列,因?yàn)榇肆袨榭铡?/p>

8. 在頂部插入空白行。

9. 添加以下等式,以在報告中生成未經(jīng)篩選的裕量百分比。此百分比將有助于指導(dǎo)完成分析操作。此百分比值越大,則失敗特征對時序的影響越大。

=SUBTOTAL(109,G:G)/SUM(G:G)*100

10. 高亮 excel 文檔的第 2 行,該行應(yīng)為各列的標(biāo)題行,然后選擇“數(shù)據(jù) (Data) -》 篩選 (Filter)”。

247b906e-b4c9-11eb-bf61-12bb97331649.png

對此報告使用篩選,以查找對設(shè)計影響最大的失敗類型。

此報告通常本身無法提供時序失敗的準(zhǔn)確原因,但可幫助指導(dǎo)用戶發(fā)現(xiàn)需進(jìn)一步調(diào)查的路徑,并使用交互時序報告(timing_paths.rpx;稍后將提供此報告的實(shí)用技巧)進(jìn)行調(diào)查。

通過篩選,用戶即可看到具有相似屬性(邏輯級數(shù)、起點(diǎn)管腳等)的相似失敗路徑(例如,同一條總線的路徑)。用戶可以使用未篩選的裕量百分比來指導(dǎo)他們。并且,用戶還可通過篩選來使用發(fā)現(xiàn)的記錄行(如下所示),并留意篩選后顯示的行號(電子表格中行號越小,表示顯示的時序收斂失敗的路徑越差)。

24f792f4-b4c9-11eb-bf61-12bb97331649.png

以下是一些有關(guān)篩選的實(shí)用技巧。

“文本篩選器 (Text Filters) -》 包含 (Contains)”對于篩選“起點(diǎn)管腳 (Start Point Pin)”、“終點(diǎn)管腳 (End Point Pin)”和“邏輯路徑 (Logical Path)”很有用。在 timing_vios.csv 中包含以下列(定義源自 (UG835) v2020.1 第 1324-1325 頁)。

2506b63a-b4c9-11eb-bf61-12bb97331649.png

251e372e-b4c9-11eb-bf61-12bb97331649.png

首次生成電子表格時,可根據(jù)以下入門指南來嘗試執(zhí)行下列檢查。這些檢查主要聚焦于講解設(shè)計后的時序收斂失敗原因和修復(fù)方法。設(shè)計師還可以選擇更改硬件描述語言 (HDL) 以縮短路徑長度或者降低時鐘速率,以及運(yùn)用下文未列出的其它修復(fù)方法:

1. 在時鐘關(guān)系 (CLOCK RELATIONSHIP) 列中,是否所有時序收斂失敗的路徑都已安全完成時序約束?如果沒有,那么時序約束對于其它路徑是否合適?

2. 是否有任何時序收斂失敗的路徑的時鐘偏差 》 .5ns?如果存在此類路徑,請參閱 (UG1292) v2020.1 第 8 頁,以獲取相關(guān)偏差建議。

3. 對于 SSI 器件,跨 SLR 的路徑的未篩選的裕量百分比為多少?如果此比值過高,請參閱(UG1292) v2020.1 第 7 頁。

4. 有多少時序收斂失敗的路徑具有與之關(guān)聯(lián) Pblock?如果此比值較高,請參閱 (UG1292) v2020.1 第 7 頁。

5. 是否有大量時序收斂失敗的路徑的扇出都偏高 (》=512)?在 (UG1292) v2020.1 第 6 頁中,如果工具存在較大的信號線延遲,則建議對具有 512 個端點(diǎn)的高扇出信號線進(jìn)行最優(yōu)化。

6. 是否有任何時序收斂失敗的路徑具有 DONT_TOUCH 或 MARK_DEBUG?包含這些時序路徑的邏輯是否屬于非第三方邏輯或非賽靈思 IP?

這些屬性會阻礙工具執(zhí)行有助于改善時序的最優(yōu)化操作。

7. 有多少比例的路徑所含的起點(diǎn)管腳原語或端點(diǎn)管腳原語不屬于寄存器類型(非 FDPE、FDCE、FDRE 或 FDSE)?是否存在類似的失敗特征?

8. 對于布線后操作,包含非零保持時間繞行 (HOLD FIX DETOUR) 的時序路徑所占比例為多少?

timing_paths.rpt

這是基于文本的時序分析報告,包含對應(yīng)設(shè)計中的主要時序收斂失敗路徑(根據(jù) Tcl 命令參數(shù),最多可包含 1000 條路徑)的時序分析。它可通過使用簡單的 Linux grep 來幫助生成前 1000 條路徑的失敗源和目標(biāo)列表。 例如,用戶可以按如下方式來識別排名前 100 的時序起點(diǎn)和端點(diǎn)。

grep -m 10 “Source:” place_paths.rpt 》 top_100_startpoints.rpt

grep -m 10 “Destination:” place_paths.rpt 》 top_100_endpoints.rpt

timing_paths.rpx

這是 timing_paths.rpt 的交互式報告版本。最實(shí)用的 3 個窗口分別是“器件 (Device)”窗口、“層級 (Hierarchy)”窗口和“原理圖 (schematic)”窗口。

一旦確定某個失敗特征對于設(shè)計的時序影響較大,即可使用 timing_paths.rpx 報告來對其進(jìn)行深入挖掘。用戶通過在 Vivado 中使用 timing_paths.rpx 報告即可借助具有失敗特征的主要失敗路徑來判定出現(xiàn)時序收斂失敗特征的原因。

要查看 timing_path.rpt 中包含的每條路徑的信息,請在 Vivado 交互式報告中雙擊相應(yīng)的時序路徑。這樣即可顯示路徑報告匯總信息窗口,其中包含時鐘和數(shù)據(jù)路徑等路徑信息。查看原理圖中的路徑是很有用的。通過使用原理圖,即可查看有哪些時鐘被用作為數(shù)據(jù)路徑中的時序元件的時鐘源。在原理圖中還能同時展開此時序收斂失敗路徑的前后級路徑,這些信息有助于更準(zhǔn)確了解數(shù)據(jù)路徑。

此外,還可查看原理圖中的單元屬性、信號線屬性和管腳屬性,因?yàn)樵韴D可顯示時序收斂失敗的路徑附近的固定布局單元(例如,收發(fā)器)或受限布局單元(例如,塊存儲器)。

用戶還可高亮?xí)r序報告中的路徑,這樣即可在“Hierarchy”窗口中高亮相應(yīng)的模塊。如果用戶選擇前 10、100 或 1000 條路徑,則可查看收斂失敗的時序路徑是否集中于層級內(nèi)某一部分。已知路徑在層級中所在位置有助于將時序收斂工作重心集中于明確設(shè)計的某一區(qū)域內(nèi)包含較多違例的原因。

最后,用戶可以在時序報告中將路徑高亮,這些路徑也會顯示在“Device”窗口中,以顯示物理器件中邏輯的布局位置(如下所示)。

2528ccd4-b4c9-11eb-bf61-12bb97331649.png

通過使用“Schematic”窗口,即可在時序路徑內(nèi)標(biāo)記單元以幫助用戶在“Schematic”窗口、“Hierarchy” 窗口和 “Device”窗口之間進(jìn)行瀏覽(如下所示)。

25600b86-b4c9-11eb-bf61-12bb97331649.png

將構(gòu)建模塊放置在一起

本篇博文提供了一種時序路徑分析優(yōu)先排序方法,此方法可在 (UG1292) 的時序基線檢查流程中使用。

本篇博文中涵蓋了下列話題:

1. 如何為此時序分析生成重要報告(timing_vios.rpt 和 timing_paths.rpx)。

2. timing_vios.rpt 的分析過程包括將其轉(zhuǎn)換為便于分析的 Excel 格式 (timing_vios.csv)。

3. 使用timing_paths.rpx 來幫助確定時序收斂失敗的原因。

在發(fā)生時序收斂失敗的大型設(shè)計中,用戶將在 2 份報告之間進(jìn)行迭代(timing_vios.csv 和 timing_paths.rpx)。timing_vios.csv 報告提供了失敗的高級別視圖(例如,森林級視圖)。timing_paths.rpx 報告包含 “Schematic” 窗口、“Device” 窗口和路徑報告,可提供各條路徑的具體信息(例如,單獨(dú)的樹視圖)。

您可反復(fù)切換回 timing_vios.csv 以查看共有的失敗特征。即使大偵探面對千頭萬緒也可能一籌莫展,負(fù)裕量最高的路徑也可能無法輕易解釋其時序收斂失敗原因。如果發(fā)生這種情況,那么應(yīng)分析負(fù)裕量僅次于它的另一組時序路徑,查看其失敗原因。

這樣做的目的是通過明確最常見的時序收斂失敗的原因來盡可能快速使工作取得進(jìn)展。希望能夠藉此加快達(dá)成時序收斂,少受殫精竭慮之苦。

祝狩獵愉快!

文中提到的 User Guide 可復(fù)制如下網(wǎng)址進(jìn)行查閱:

UG894: https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/ug894-vivado-tcl-scripting.pdf

UG835: https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/ug835-vivado-tcl-commands.pdf

UG1292: https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/c_ug1292-ultrafast-timing-closure-quick-reference.pdf

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1638

    文章

    21856

    瀏覽量

    609609
  • TCL
    TCL
    +關(guān)注

    關(guān)注

    11

    文章

    1772

    瀏覽量

    89268
  • 編輯器
    +關(guān)注

    關(guān)注

    1

    文章

    810

    瀏覽量

    31481
  • SSI
    SSI
    +關(guān)注

    關(guān)注

    0

    文章

    38

    瀏覽量

    19430

原文標(biāo)題:開發(fā)者分享 | 時序路徑分析提速

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 0人收藏

    評論

    相關(guān)推薦

    TDengine 發(fā)布時序數(shù)據(jù)分析 AI 智能體 TDgpt,核心代碼開源

    2025 年 3 月 26 日,濤思數(shù)據(jù)通過線上直播形式正式發(fā)布了其新一代時序數(shù)據(jù)分析 AI 智能體——TDgpt,并同步開源其核心代碼。這一創(chuàng)新功能作為 TDengine 3.3.6.0 的重要
    的頭像 發(fā)表于 03-27 10:30 ?100次閱讀
    TDengine 發(fā)布<b class='flag-5'>時序數(shù)據(jù)分析</b> AI 智能體 TDgpt,核心代碼開源

    Techwiz LCD應(yīng)用:LC透鏡光線追跡

    TechWiz Ray 2D和3D計算光程差和焦距,并進(jìn)行高級LC分析,包括通過施加電壓進(jìn)行LC指向矢分布。 (a)LC分布和光學(xué)路徑分析(關(guān)狀態(tài)) (b)LC分布和光學(xué)路徑分析(開狀態(tài))
    發(fā)表于 03-18 08:49

    AXI握手時序優(yōu)化—pipeline緩沖器

    skid buffer(pipeline緩沖器)介紹 ??解決ready/valid兩路握手的時序困難,使路徑流水線化。 ??只關(guān)心valid時序參考這篇寫得很好的博客鏈接:?握手協(xié)議(pvld
    的頭像 發(fā)表于 03-08 17:10 ?281次閱讀
    AXI握手<b class='flag-5'>時序</b>優(yōu)化—pipeline緩沖器

    集成電路設(shè)計中靜態(tài)時序分析介紹

    Analysis,STA)是集成電路設(shè)計中的一項(xiàng)關(guān)鍵技術(shù),它通過分析電路中的時序關(guān)系來驗(yàn)證電路是否滿足設(shè)計的時序要求。與動態(tài)仿真不同,STA不需要模擬電路的實(shí)際運(yùn)行過程,而是通過分析
    的頭像 發(fā)表于 02-19 09:46 ?278次閱讀

    TPS65950實(shí)時時鐘時序補(bǔ)償分析

    電子發(fā)燒友網(wǎng)站提供《TPS65950實(shí)時時鐘時序補(bǔ)償分析.pdf》資料免費(fèi)下載
    發(fā)表于 10-29 10:01 ?0次下載
    TPS65950實(shí)時時鐘<b class='flag-5'>時序</b>補(bǔ)償<b class='flag-5'>分析</b>

    使用IBIS模型進(jìn)行時序分析

    電子發(fā)燒友網(wǎng)站提供《使用IBIS模型進(jìn)行時序分析.pdf》資料免費(fèi)下載
    發(fā)表于 10-21 10:00 ?1次下載
    使用IBIS模型進(jìn)行<b class='flag-5'>時序</b><b class='flag-5'>分析</b>

    超高速數(shù)據(jù)采集系統(tǒng)的時序設(shè)計與信號完整性分析

    電子發(fā)燒友網(wǎng)站提供《超高速數(shù)據(jù)采集系統(tǒng)的時序設(shè)計與信號完整性分析.pdf》資料免費(fèi)下載
    發(fā)表于 09-20 11:34 ?0次下載

    鎖存器的基本輸出時序

    在深入探討鎖存器的輸出時序時,我們需要詳細(xì)分析鎖存器在不同控制信號下的行為表現(xiàn),特別是控制信號(如使能信號E)的電平變化如何影響數(shù)據(jù)輸入(D)到輸出(Q)的傳輸過程。以下是對鎖存器輸出時序的詳細(xì)描述,旨在
    的頭像 發(fā)表于 08-30 10:43 ?833次閱讀

    時序邏輯電路故障分析

    時序邏輯電路的主要故障分析是一個復(fù)雜而重要的課題,它涉及電路的穩(wěn)定性、可靠性以及整體性能。以下是對時序邏輯電路主要故障的全面分析,旨在幫助理
    的頭像 發(fā)表于 08-29 11:13 ?1384次閱讀

    深度解析FPGA中的時序約束

    建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序分析中也存在。
    的頭像 發(fā)表于 08-06 11:40 ?1036次閱讀
    深度解析FPGA中的<b class='flag-5'>時序</b>約束

    FPGA 高級設(shè)計:時序分析和收斂

    結(jié)果當(dāng)然是要求系統(tǒng)時序滿足設(shè)計者提出的要求。 下面舉一個最簡單的例子來說明時序分析的基本概念。 假設(shè)信號需要從輸入到輸出在FPGA 內(nèi)部經(jīng)過一些邏輯延時和路徑延時。我們的系統(tǒng)要求這個
    發(fā)表于 06-17 17:07

    求助,求大神幫忙解答下AN65974同步Slave FIFO的讀時序

    你好,在AN65974文檔中,我看不懂同步Slave FIFO的讀時序,你可以給我解讀一下么? 下圖中有我標(biāo)注的我不懂的問題。非常感謝你!......
    發(fā)表于 05-31 06:27

    Xilinx FPGA編程技巧之常用時序約束詳解

    Register-to-Register Constraint 寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時鐘域的時序要求 覆蓋了同步數(shù)據(jù)在內(nèi)部寄存器之間的傳輸 分析一個單獨(dú)的時鐘域內(nèi)的路徑
    發(fā)表于 05-06 15:51

    FPGA工程的時序約束實(shí)踐案例

    詳細(xì)的原時鐘時序、數(shù)據(jù)路徑時序、目標(biāo)時鐘時序的各延遲數(shù)據(jù)如下圖所示。值得注意的是數(shù)據(jù)路徑信息,其中包括Tco延遲和布線延遲,各級累加之后得到
    發(fā)表于 04-29 10:39 ?1074次閱讀
    FPGA工程的<b class='flag-5'>時序</b>約束實(shí)踐案例

    Xilinx FPGA編程技巧之常用時序約束詳解

    寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時鐘域的時序要求 覆蓋了同步數(shù)據(jù)在內(nèi)部寄存器之間的傳輸 分析一個單獨(dú)的時鐘域內(nèi)的路徑 分析相關(guān)時鐘域間的所有
    發(fā)表于 04-12 17:39

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品
    主站蜘蛛池模板: 久视频在线观看久视频 | 1024手机在线观看视频 | 久操免费视频 | 久久亚洲免费视频 | 毛片的网站 | 亚洲第一在线播放 | 亚洲婷婷综合中文字幕第一页 | 日日操操干干 | 亚洲区在线播放 | 色综合久久综合 | 性大特级毛片视频 | 国产三级精品三级在线观看 | 黄色污网站在线观看 | jiucao视频在线观看 | 成年美女 | 免费的两性视频网站 | 二区中文字幕 | 日本色网址 | 老师啊灬啊灬用力啊快224视频 | 成人夜色视频网站在线观看 | 嫩草影院地址一地址二 | 综合久久99 | 永久在线观看www免费视频 | 色天天综合网色鬼综合 | 欧美精品久久天天躁 | 天堂网在线资源www种子 | 欧美另类自拍 | 手机在线你懂得 | 亚洲电影免费 | 黄色一区二区三区 | 美女18黄 | 亚洲国产成人成上人色 | 永久免费看黄 | 曰本三级香港三级人妇99视频 | 六月激情网 | 日本高清视频色视频kk266 | 日本黄色高清视频 | 激情综合网五月婷婷 | 噜噜爽 | 在线亚洲一区 | 操美女的视频网站 |