74LS193芯片是同步四位二進(jìn)制可逆計數(shù)器,它具有雙時鐘輸入,并具有異步清零和異步置數(shù)等功能。
74ls193計數(shù)器工作原理:
193為可預(yù)置的十進(jìn)制同步加/減計數(shù)器,共有54193/74193,54LS193/74LS193兩種線路結(jié)構(gòu)形式。其主要電特性的典型值如下:
193的清除端是異步的。當(dāng)清除端(CLEAR)為高電平時,不管時鐘端(CDOWN、CUP)狀態(tài)如何,即可完成清除功能。
193的預(yù)置是異步的。當(dāng)置入控制端(LOAD)為低電平時,不管時鐘(CDOWN、CUP)的狀態(tài)如何,輸出端(QA-QD)即可預(yù)置成與數(shù)據(jù)輸入端(A-D)相一致的狀態(tài)。
193的計數(shù)是同步的,靠CDOWN、CUP同時加在4個觸發(fā)器上而實現(xiàn)。在CDOWN、CUP上升沿作用下QA-QD同時變化,從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。當(dāng)進(jìn)行加計數(shù)或減計數(shù)時可分別利用CDOWN或CUP,此時另一個時鐘應(yīng)為高電平。
當(dāng)計數(shù)上溢出時,進(jìn)位輸出端(CARRY)輸出一個低電平脈沖,其寬度為CUP低電平部分的低電平脈沖;當(dāng)計數(shù)下溢出時,錯位輸出端(BORROW)輸出一個低電平脈沖,其寬度為CDOWN低電平部分的低電平脈沖。
當(dāng)把BORROW和CARRY分別連接后一級的CDOWN、CUP,即可進(jìn)行級聯(lián)。
74ls193引腳圖:

74LS193引腳圖
74ls193引腳說明:
-
BORROW錯位輸出端(低電平有效)
-
CARRY進(jìn)位輸出端(低電平有效)
-
CDOWN減計數(shù)時鐘輸入端(上升沿有效)
-
CUP加計數(shù)時鐘輸入端(上升沿有效)
-
CLEAR異步清除端
-
A-D并行數(shù)據(jù)輸入端
-
LOAD異步并行置入控制端(低電平有效)
-
QA-QD輸出端
74ls193功能表:

74LS193功能表

-
二進(jìn)制
+關(guān)注
關(guān)注
2文章
807瀏覽量
42333 -
雙時鐘模式
+關(guān)注
關(guān)注
0文章
3瀏覽量
5810 -
異步清零法
+關(guān)注
關(guān)注
4文章
3瀏覽量
6861
發(fā)布評論請先 登錄
臺式主板DDR5內(nèi)存插槽引腳功能表資料
DLP4710evm lc TRIG_OUT2引腳不輸出脈沖信號怎么解決?
74HC193-Q100;74HCT193-Q100二進(jìn)制加減計數(shù)器規(guī)格書

2引腳VSFN mikroBUS?插座板用戶指南

180引腳ControlCARD集線站信息指南

采用28引腳HTSSOP的SWIFT DC/DC轉(zhuǎn)換器的熱性能

評論