在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Verilog中四個基礎的時序分析

FPGA之家 ? 來源:FPGA探索者 ? 作者:FPGA探索者 ? 2021-08-25 11:52 ? 次閱讀

下列 時序檢查語句 錯誤的是()

A. $setup(posedge clk, data, tSU)

B. $hold(posedge clk, data, tHLD)

C. $setuphold(posedge clk, data, tSU, tHLD)

答案:A

解析:

在時序檢查函數中,$setup 函數比較特殊,格式是:

$setup(data_event, reference_event, limit);

其他常見的檢查是:

$.。..。.(reference_event, data_event, limit);

假設信號名稱為 data,時鐘 clk 的上升沿觸發 posedge clk,要求 setup 滿足 tSU,則

$setup(data, posedge clk, tSU);

常用的時序檢查語句

(1)setup 建立時間檢查

$setup(data, posedge clk, tSU);

(2)hold 保持時間檢查

$hold(posedge clk, data, tHLD);

(3)setuphold 建立/保持時間檢查

$setuphold(posedge clk, data, tSU, tHLD);

(4)width 脈沖寬度檢查

$width(posedge clk, 4);

(5)skew 時鐘歪斜檢查

$skew(posedge clk1, posedge clk2, 4);

(6)period 時鐘周期檢查

$period(posedge clk, 5);

(7)recovery 復位信號的恢復時間檢查

$recovery(posedge rst, posedge clk, 3);

(8)removal 復位信號的移除時間檢查

$removal(posedge rst, posedge clk, 3);

(9)recrem 復位信號的恢復/移除時間檢查

$recrem(posedge rst, posedge clk, recovery_limit, removal_limit);

四個基礎的時序分析

(1)對于時鐘和數據信號,分析setup建立時間和hold保持時間

setup 建立時間:在有效的時鐘沿來臨前,數據需要保持穩定的最短時間,簡寫為Tsu;

hold 保持時間:在有效的時鐘沿來臨后,數據需要保持穩定的最短時間,簡寫為 Th;

(2)對于時鐘和異步復位信號,分析recovery恢復時間和removal移除時間

recovery 恢復時間:在有效的時鐘沿來臨前,異步復位信號保持穩定的最短時間;

removal 移除時間:在有效的時鐘沿來臨后,異步復位信號保持穩定的最短時間,在這個時間以后,才可以移除復位信號;

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    29

    文章

    1366

    瀏覽量

    111918
  • 時鐘
    +關注

    關注

    11

    文章

    1886

    瀏覽量

    132905
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    用于 GSM/ GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關端口 skyworksinc

    電子發燒友網為你提供()用于 GSM/ GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關端口相關產品參數、數據手冊,更有
    發表于 05-28 18:33
    用于 GSM/ GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx <b class='flag-5'>四</b>頻前端模塊,帶<b class='flag-5'>四個</b>線性 TRx 開關端口 skyworksinc

    用于 GSM/GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關端口 skyworksinc

    電子發燒友網為你提供()用于 GSM/GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx 頻前端模塊,帶四個線性 TRx 開關端口相關產品參數、數據手冊,更有
    發表于 05-28 18:33
    用于 GSM/GPRS (824-915 MHz) (1710-1910 MHz) 的 Tx-Rx <b class='flag-5'>四</b>頻前端模塊,帶<b class='flag-5'>四個</b>線性 TRx 開關端口 skyworksinc

    用于頻 GSM / GPRS / EDGE 的 Tx-Rx FEM,具有四個線性 TRx 開關端口和雙頻 TD-SCDMA skyworksinc

    電子發燒友網為你提供()用于頻 GSM / GPRS / EDGE 的 Tx-Rx FEM,具有四個線性 TRx 開關端口和雙頻 TD-SCDMA相關產品參數、數據手冊,更有用于頻 GSM
    發表于 05-28 18:31
    用于<b class='flag-5'>四</b>頻 GSM / GPRS / EDGE 的 Tx-Rx FEM,具有<b class='flag-5'>四個</b>線性 TRx 開關端口和雙頻 TD-SCDMA skyworksinc

    PLC產品故障問題測試的四個部分

    ,必須對故障問題進行系統化測試。本文將詳細介紹PLC產品故障問題測試的四個關鍵部分,幫助技術人員快速定位和解決問題。 一、硬件測試 硬件測試是PLC故障診斷的首要環節,主要針對PLC設備的物理部件進行檢查。首先,需要檢查電源模塊是否
    的頭像 發表于 05-11 17:00 ?196次閱讀
    PLC產品故障問題測試的<b class='flag-5'>四個</b>部分

    四個方面深入剖析富捷電阻的優勢

    理成本的電阻產品系列,為電子行業提供了一可靠的選擇。本文將從產品結構、同業對比、成本分析以及品質保障四個方面深入剖析富捷電阻的優勢,展現其如何在激烈的市場競爭脫穎而出。
    的頭像 發表于 05-09 10:47 ?325次閱讀
    從<b class='flag-5'>四個</b>方面深入剖析富捷電阻的優勢

    集成電路設計靜態時序分析介紹

    本文介紹了集成電路設計靜態時序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優勢和局限性。 ? 靜態
    的頭像 發表于 02-19 09:46 ?529次閱讀

    ADS1211獲取四個通道全部數據的最短時間是多少?

    看pdf沒看出什么門道,想問下這款ADC四個差分通道同步采樣,獲取四個通道全部數據的最短時間是多少!
    發表于 02-10 07:24

    模數轉換電路的四個過程

    模數轉換(Analog-to-Digital Conversion,簡稱ADC)是將模擬信號轉換為數字信號的關鍵過程,廣泛應用于通信、數據采集、信號處理等領域。模數轉換電路的設計與實現涉及多個關鍵步驟,通??梢苑譃?b class='flag-5'>四個主要過程:采樣、保持、量化和編碼。本文將詳細分析
    的頭像 發表于 02-03 16:12 ?1310次閱讀

    請問DAC3484四個通道能否獨立使用?

    請問,DAC3484 四個通道能否獨立使用?即當把DAC的NCO頻率設置為fs/2時,IQ兩通道是否就可以獨立了?
    發表于 01-23 07:35

    請問AD9852四個輸出口有什么差別?

    AD9852四個輸出口有什么差別?是不是IOUT1是余弦輸出,IOUT2是DAC控制輸出,需要設置DAC控制寄存器?
    發表于 01-16 06:59

    Verilog 測試平臺設計方法 Verilog FPGA開發指南

    Verilog測試平臺設計方法是Verilog FPGA開發的重要環節,它用于驗證Verilog設計的正確性和性能。以下是一詳細的
    的頭像 發表于 12-17 09:50 ?1052次閱讀

    構成電路的必要元件有哪四個

    構成電路的必要元件主要有四個,它們分別是: 電源 :電源是電路中提供電能的設備。它的作用是將其他形式的能量(如化學能、機械能等)轉換為電能,從而為電路的其他元件提供所需的電壓和電流。沒有電源,電路
    的頭像 發表于 08-25 09:45 ?1745次閱讀

    深度解析FPGA時序約束

    建立時間和保持時間是FPGA時序約束最基本的概念,同樣在芯片電路時序分析也存在。
    的頭像 發表于 08-06 11:40 ?1284次閱讀
    深度解析FPGA<b class='flag-5'>中</b>的<b class='flag-5'>時序</b>約束

    IGBT的四個主要參數

    IGBT的四個主要參數對于選擇合適的IGBT器件至關重要。本文將介紹IGBT的四個主要參數:電壓等級、電流等級、開關頻率和熱性能。 1. 電壓等級 電壓等級是IGBT的一重要參數,它決定了IGBT能夠承受的最大電壓。電壓等級的
    的頭像 發表于 07-25 11:05 ?7121次閱讀

    FPGA 高級設計:時序分析和收斂

    結果當然是要求系統時序滿足設計者提出的要求。 下面舉一最簡單的例子來說明時序分析的基本概念。 假設信號需要從輸入到輸出在FPGA 內部經過一些邏輯延時和路徑延時。我們的系統要求這個
    發表于 06-17 17:07
    主站蜘蛛池模板: 天天视频国产精品 | 亚洲成人黄色 | 欧美色图综合 | 91大神在线观看精品一区 | 午夜丁香影院 | 精品久久久久久国产免费了 | 免费网站日本永久免费观看 | 一级一级女人18毛片 | 国产成人在线播放视频 | 亚洲一区免费观看 | 在线伊人网 | 亚洲视频五区 | 四虎永久在线精品免费影视 | 一区二区三区中文字幕 | 国产色妞妞在线视频免费播放 | 99精品热女视频专线 | 欧美成人影院 | 午夜在线免费观看视频 | 伊人2233 | 久久亚洲国产欧洲精品一 | 久久永久免费 | 亚洲一区二区三区四区在线 | 免费国产成高清人在线视频 | 一区二区三区伦理 | 日韩基地1024首页 | 亚洲第一在线播放 | 三级理论在线观看 | 一区二区三区四区国产精品 | 狠狠色色综合网站 | 久久99精品久久久久久久野外 | 网色| 伊人狠狠丁香婷婷综合色 | 国产精品天天爽夜夜欢张柏芝 | 久久综合九色综合98一99久久99久 | 经典三级四虎在线观看 | 三级网站在线看 | 五月婷婷激情 | 欧美三级视频 | 午夜婷婷网 | 天天射美女 | 精品国产免费观看一区高清 |