HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面
Q1
HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面？需要把.xo文件解壓，然后把文件夾導(dǎo)入到Vitis Kernel/src文件夾下嗎？
這下圖中，將xo文件作為源文件import時(shí)，xo文件顯示為灰色，添加不了
A1
只需要把xo文件作為源文件加入Vitis工程即可（Link時(shí)會(huì)直接使用）
最后一個(gè)窗口選中xo文件的所在目錄，點(diǎn)窗口右上角“Open”，然后就能在目錄中選擇要加的源文件（包括xo文件）如下圖：
總結(jié)：不需要進(jìn)到最后一層，添加的是.xo文件的上層文件夾。把這個(gè)文件夾添加進(jìn)去之后再勾選.xo文件
責(zé)任編輯：haq
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
文件
+關(guān)注
關(guān)注
1文章
578瀏覽量
25246 -
HLS
+關(guān)注
關(guān)注
1文章
131瀏覽量
24698 -
Vitis
+關(guān)注
關(guān)注
0文章
148瀏覽量
7868
原文標(biāo)題：本周一問(wèn) | Vitis HLS 如何添加HLS導(dǎo)出的.xo文件？
文章出處：【微信號(hào)：gh_2d1c7e2d540e，微信公眾號(hào)：XILINX開(kāi)發(fā)者社區(qū)】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP，通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此
TSolidX應(yīng)用：液晶掩膜結(jié)構(gòu)GDSⅡ文件的生成和導(dǎo)出
TX系列的布局編輯器TX Layout軟件可以支持GDSⅡ文件的導(dǎo)入和導(dǎo)出，其功能如下：
1. GDS文件的導(dǎo)入
1.1創(chuàng)建一個(gè)帶有GDSⅡ
發(fā)表于 05-20 08:45
Allegro Skill封裝功能-導(dǎo)出device文件介紹與演示
焊盤(pán)連接，Device文件會(huì)明確這種映射。Device文件僅適用于導(dǎo)入第三方網(wǎng)表的情況，PCB導(dǎo)入第三方網(wǎng)表不能直接與原理圖進(jìn)行交互式，這時(shí)候需要導(dǎo)
發(fā)表于 04-19 09:44
?550次閱讀
無(wú)法將自定義COCO數(shù)據(jù)集導(dǎo)入到OpenVINO? DL Workbench怎么解決？
JSON包含以下格式注釋的文件：{
\"images\": [],
\"annotations\": []
}
創(chuàng)建自定義 COCO 數(shù)據(jù)集。
無(wú)法將自定義 COCO 數(shù)據(jù)集導(dǎo)入到OpenVINO? DL Workbench：
上傳數(shù)據(jù)集時(shí)發(fā)生錯(cuò)誤：未知數(shù)據(jù)集類(lèi)型
發(fā)表于 03-05 06:02
如何將python文件導(dǎo)入到ROS系統(tǒng)中
本文通過(guò)使用myCobot機(jī)械臂進(jìn)行QR碼視覺(jué)追蹤的實(shí)踐案例分析，介紹如何將 python 文件導(dǎo)入到 ROS 系統(tǒng)中。
請(qǐng)問(wèn)使用AFE4400SPO2EVM測(cè)試完之后，GUI里面的數(shù)據(jù)如何作為原始數(shù)據(jù)導(dǎo)入到python操作界面里呢？
請(qǐng)問(wèn)使用AFE4400SPO2EVM測(cè)試完之后，GUI里面的數(shù)據(jù)如何作為原始數(shù)據(jù)導(dǎo)入到python操作界面里呢？
發(fā)表于 01-03 07:38
AMC1305L25怎么樣才可以把這個(gè)芯片的模型數(shù)據(jù)什么的導(dǎo)入到TINA或者是MULTISM里面進(jìn)行仿真?。?/a>
在下想做一個(gè)AMC1305L25這個(gè)芯片的仿真，請(qǐng)問(wèn)怎么樣才可以把這個(gè)芯片的模型數(shù)據(jù)什么的導(dǎo)入到TINA或者是MULTISM里面進(jìn)行仿真??！求助各位
發(fā)表于 12-20 07:07
請(qǐng)問(wèn)怎么將purepath studio(Home audio) mini DSP GDE代碼怎么導(dǎo)入到tas5754？
我用的評(píng)估板是tas5754，請(qǐng)問(wèn)怎么將 purepath studio(Home audio) mini DSP GDE代碼怎么導(dǎo)入到評(píng)估板？
發(fā)表于 10-23 07:37
立創(chuàng)商城導(dǎo)出來(lái)的CAE和PCB封裝用PADS導(dǎo)入遇到的問(wèn)題
能導(dǎo)入的低版本DXP格式
如果采用第一種方法導(dǎo)入，就出現(xiàn)了分配CAE封裝的時(shí)候，管腳不能自動(dòng)識(shí)別的問(wèn)題，請(qǐng)問(wèn)這個(gè)問(wèn)題有解嗎？只不過(guò)不想自己畫(huà)CAE封裝而已，在pads里面，想直接導(dǎo)入立
發(fā)表于 09-21 17:17
請(qǐng)問(wèn)如何把INA321的Pspice模型導(dǎo)入到proteus里？
請(qǐng)問(wèn)，如何把INA321的Pspice模型導(dǎo)入到proteus里？
發(fā)表于 09-11 07:23
AD畫(huà)完原理圖后如何導(dǎo)入PCB
在Altium Designer（簡(jiǎn)稱(chēng)AD）中，將畫(huà)完的原理圖導(dǎo)入到PCB（Printed Circuit Board，印制電路板）是一個(gè)關(guān)鍵的設(shè)計(jì)步驟。以下是導(dǎo)入過(guò)程： 一、準(zhǔn)備階段 確保原理圖
altium怎么把原理圖導(dǎo)入pcb
在Altium Designer中，將原理圖導(dǎo)入到PCB設(shè)計(jì)是一個(gè)關(guān)鍵的步驟，它確保了電路設(shè)計(jì)的準(zhǔn)確性和可制造性。這個(gè)過(guò)程涉及到多個(gè)階段，包括原理圖的創(chuàng)建、編譯、檢查以及最終的導(dǎo)入到PCB。 1.
直接下載了OPA659的PCB封裝，用ultra librarian導(dǎo)入到cadence allegro 16.6里面，為什么會(huì)報(bào)錯(cuò)？
直接下載了OPA659的PCB封裝，用ultra librarian 導(dǎo)入到cadence allegro 16.6里面了，但是想要放置到板子上的時(shí)候會(huì)報(bào)錯(cuò)：
E- (SPMHGE-82
發(fā)表于 08-27 08:29
優(yōu)化 FPGA HLS 設(shè)計(jì)
，將設(shè)計(jì)導(dǎo)出到 RTL 中的 Vivado 項(xiàng)目中。在“解決方案”下，選擇“導(dǎo)出 RTL”。
它將在后臺(tái)執(zhí)行 Vivado 并生成項(xiàng)目文件 (XPR)。它還應(yīng)該編譯設(shè)計(jì)，并且應(yīng)該在控制臺(tái)
發(fā)表于 08-16 19:56
NE5534導(dǎo)入到Pspice只有七個(gè)腳，且按照生成的.lib文件對(duì)應(yīng)的管腳連接的電路仿真出錯(cuò)怎么解決？
NE5534導(dǎo)入到Pspice只有七個(gè)腳 且按照生成的.lib文件對(duì)應(yīng)的管腳連接的電路仿真出錯(cuò) 求解NE5534的準(zhǔn)確pspice模型
發(fā)表于 08-15 08:10
工商網(wǎng)監(jiān)
評(píng)論