芯片是指內含集成電路的硅片，是集成電路經過設計、制造、封裝、測試后的結果。因此，芯片設計一般是指以集成電路或者超大型集成電路為目標的設計流程。在過往，芯片的設計工作主要是一項設計人員借助工具，憑借經驗和知識來完成的艱巨任務。而現在，EDA工具廠商和芯片設計公司都在嘗試通過AI取代設計人員的工作，以此來提升芯片設計的效率，并減小冗余資源的浪費。

目前，谷歌、三星、英偉達、Cadence和新思科技都已經加入AI設計芯片的大潮。6月份，谷歌在《自然》雜志上發表論文表示，該公司新的AI技術能夠在不到6小時內完成人類需幾個月才能完成的芯片設計工作，并且該技術已經被應用于開發谷歌TPU（Tensor Processing Unit，張量處理單元）。

高級研究科學家兼高級軟件工程師Anna Goldie 的Azalia Mirhoseini提出了一種神經網絡，該網絡學會了進行芯片設計中一個特別耗時的部分——“布局”。據外媒報道，英偉達也在通過AI技術來完成先進制程芯片的布局。英偉達通過NVcell自動化布局器和強化學習布局算法完成了對標準單元的自動化布局，并應用于3nm和5nm的芯片設計中。

三星在近期也傳出使用AI技術設計芯片的消息。根據韓國媒體的報道，三星電子正在使用AI技術設計其Exynos芯片組，這些芯片組將用在三星和其它廠商的下一代智能手機當中。

在三星的新聞里，新思科技的身影出現了。在該新聞的細節中，三星Exynos芯片組的設計能夠采用AI技術，還要歸功于新思科技的AI軟件。對此，新思科技首席執行官 Aart de Geus表示，使用人工智能，一個結果可以在幾周內實現，而使用合格的工程師則需要幾個月。

三星使用的這款工具名稱為DSO.ai，是新思科技在2020年年初推出的工具方案，目標是提供更好、更快、更便宜的半導體產品。DSO.ai解決方案的創新靈感來源于DeepMind的AlphaZero，后者曾在圍棋和象棋領域展現出超過人類的棋力。在設計細節上，DSO.ai采用新思科技研發團隊發明的尖端機器學習技術來執行大規模搜索任務，自主運行成千上萬的探索矢量，并實時獲取千兆字節的高速設計分析數據。

Linley Group 跟蹤芯片設計軟件的高級分析師Mike Demler表示，人工智能非常適合在芯片上排列數十億個晶體管。“它適用于這些已經變得非常復雜的問題，”他說，“它將成為計算工具包的標準部分。”

通過Aart de Geus的描述，我們發現AI技術還將被用于減少傳統芯片設計中為了生產制造而留出來的設計裕量。設計裕量也就是設計人員在將電路放置在芯片上時會留出一定的誤差余量，以預測制造中的錯誤，例如，可能會擾亂芯片周圍信號的時序。為此，設計人員會盡量留出誤差容量，以需求芯片的一次性流片成功。 Aart de Geus指出，設計裕量本質上是一種風險計算，這對人類來說是一件完全不可能的事情，而機器將優化這些。

作為新思科技的競爭對手，Cadence也在布局AI設計芯片方向。近日，Cadence發布了一個類似于DSO.ai 的基于 AI 的優化平臺——Cerebrus 集成ML 設計工具。由于該工具直接集成到Cadence 的workflow ，產品級芯片已經與關鍵合作伙伴合作投入生產，幫助客戶完善性能、功率和面積的PPA設計。

從當前的產業現狀來看，AI工具主要亮點的工作是布局和布線。在此，引用一段瑞薩電子共享研發EDA部門數字設計技術部總監Satoshi Shibatani評論Cerebrus技術的話，他表示：“為了使采用最新流程節點的新產品性能極大化，我們工程團隊使用的數字實現流程必須不斷更新。自動化設計流程的優化，對于在更高產量需求中完成產品開發，至關重要。Cerebrus以其創新性的機器學習能力，和Cadence RTL-to-signoff工具，提供了自動化流程優化和布局規劃開發，將設計性能提高10%以上。在取得這一成功之后，我們將能夠在最新設計項目中，采用此新方法來開發。”

當然，正如Aart de Geus所言，AI技術已經貫穿了整個芯片設計流程。

Cadence也實現了這樣的效果，該公司在介紹Cerebrus 時講到，“體驗 AI/ML 設計流程，這些流程提供從硅 IP 和高級綜合到大容量驗證和 AI/ML 優化實施和系統組裝的所有內容。”

設計芯片是一項非常具有挑戰性的任務，涉及計算、內存和存儲密集型的迭代步驟。隨著AI技術在EDA工具中的重要性不斷提升，會有越來越多擁有成熟經驗和設計數據的設計流程被“AI化”，減輕設計人員的設計負擔。同時，AI工具的規模性應用也會加速EDA工具上云的速度。通過本地+云的混合模式，EDA工具的配置和運營將更加靈活。同時，設計方法論的匯集和訓練，將使得AI工具不斷進化，解決復雜性、功耗和擴展要求，最終實現1000倍性能的目標。