從PC時代走向移動與AI時代,芯片的架構(gòu)也從以CPU為中心走向了以數(shù)據(jù)為中心。AI帶來的考驗不僅包括芯片算力,也包括內(nèi)存帶寬。縱使DDR和GDDR速率較高,在不少AI算法和神經(jīng)網(wǎng)絡(luò)上,卻屢屢遇上內(nèi)存帶寬上的限制,主打大帶寬的HBM也就順勢成了數(shù)據(jù)中心、HPC等高性能芯片中首選的DRAM方案。
當(dāng)下JEDEC還沒有給出HBM3標(biāo)準(zhǔn)的最終定稿,但參與了標(biāo)準(zhǔn)制定工作的IP廠商們已經(jīng)紛紛做好了準(zhǔn)備工作。不久前,Rambus就率先公布了支持HBM3的內(nèi)存子系統(tǒng),近日,新思科技也公布了業(yè)界首個完整HBM3 IP與驗證方案。
IP廠商先行
早在今年初,SK海力士就對HBM3內(nèi)存產(chǎn)品的性能給出了前瞻,稱其帶寬大于665 GB/s,I/O速度大于5.2Gbps,不過這只是一個過渡的性能。同在今年,IP廠商公布的數(shù)據(jù)進一步拉高了上限。比如Rambus公布HBM3內(nèi)存子系統(tǒng)中,I/O速度高達8.4Gbps,內(nèi)存帶寬最高可至1.075TB/s。
今年6月,臺灣創(chuàng)意電子發(fā)布了基于臺積電CoWoS技術(shù)的AI/HPC/網(wǎng)絡(luò)平臺,搭載了的HBM3控制器與PHY IP,I/O速度最高達到7.2Gbps。創(chuàng)意電子還在申請一項中介層布線專利,支持任何角度的鋸齒形布線,可將HBM3 IP拆分至兩個SoC上使用。
新思科技公布的完整HBM3 IP方案為2.5D多晶片封裝系統(tǒng)提供了控制器、PHY和驗證IP,稱設(shè)計者可在SoC中用到低功耗更大帶寬的內(nèi)存。新思的DesignWare HBM3控制器與PHY IP基于經(jīng)芯片驗證過的HBM2E IP打造,而HBM3 PHY IP基于5nm制程打造,每個引腳的速率可達7200 Mbps,內(nèi)存帶寬最高可提升至921GB/s。
封裝加成
以上還只是單層HBM的數(shù)據(jù),通過2.5D封裝堆疊2層或者4層后,內(nèi)存帶寬也將成倍突破。以英偉達的A100加速器為例,英偉達首發(fā)的80GB版本采用了4層HBM2達到了1.6TB/s的帶寬,之后推出了5層HBM2E的版本,進一步將帶寬提高至2TB/s。而這樣的帶寬表現(xiàn),只需2層HBM3即可實現(xiàn),四五層的配置更是遠超市面上已有的內(nèi)存規(guī)格。
此外,邏輯+HBM的方法已經(jīng)不新鮮了,已經(jīng)有不少GPU和服務(wù)器芯片都采用了類似的設(shè)計。然而隨著晶圓廠不斷在2.5D封裝技術(shù)上發(fā)力,單個芯片上HBM的數(shù)量也在增加。比如上文中提到的臺積電CoWoS技術(shù),可在SoC芯片中集成4個以上的HBM,英偉達的P100就集成了4個HBM2,而NEC的Sx-Aurora向量處理器則集成了6個HBM2。
三星也在開發(fā)下一代的I-Cube 2.5D封裝技術(shù),除了支持集成4到6個HBM以外,也在開發(fā)兩個邏輯晶片+8個HBM的I-Cube 8方案。類似的2.5D封裝技術(shù)還有英特爾的EMIB,但不過HBM主要用于其Agilex FPGA。
結(jié)語
目前美光、三星、SK海力士等內(nèi)存廠商都已經(jīng)在紛紛跟進這一新的DRAM標(biāo)準(zhǔn),SoC設(shè)計廠商Socionext與新思合作,在其多晶片的設(shè)計中引入HBM3,除了必定支持的x86架構(gòu)外,Arm的Neoverse N2平臺也已計劃了對HBM3的支持,SiFive的RISC-V SoC也加入了HBM3 IP。但即便JEDEC沒有“卡殼”,在年末的關(guān)頭發(fā)布了HBM3正式標(biāo)準(zhǔn),我們也可能要等到2022年下半年才能見到HBM3相關(guān)產(chǎn)品的面世。
大家都已經(jīng)在不少高性能芯片上見到了HBM2/2E的身影,尤其是數(shù)據(jù)中心應(yīng)用,比如英偉達的Tesla P100/V100、AMD的Radeon Instinct MI25、英特爾的Nervana神經(jīng)網(wǎng)絡(luò)處理器以及谷歌的TPU v2等等。
消費級應(yīng)用卻似乎正在與HBM漸行漸遠,過去還有AMD的Radeon RxVega64/Vega 56以及英特爾的KabyLake-G這樣利用了HBM的圖形產(chǎn)品,再高一級也有英偉達的Quaddro GP100/GV100和AMD的Radeon Pro WX這樣的專業(yè)繪圖GPU。
如今這些產(chǎn)品都用回了GDDR DRAM,畢竟消費級應(yīng)用目前尚未出現(xiàn)帶寬瓶頸,速率和成本反倒才是芯片制造商最看重的,而HBM3在優(yōu)點上提及了更大帶寬更高的功效,卻并沒有降低成本。
當(dāng)下JEDEC還沒有給出HBM3標(biāo)準(zhǔn)的最終定稿,但參與了標(biāo)準(zhǔn)制定工作的IP廠商們已經(jīng)紛紛做好了準(zhǔn)備工作。不久前,Rambus就率先公布了支持HBM3的內(nèi)存子系統(tǒng),近日,新思科技也公布了業(yè)界首個完整HBM3 IP與驗證方案。
IP廠商先行
早在今年初,SK海力士就對HBM3內(nèi)存產(chǎn)品的性能給出了前瞻,稱其帶寬大于665 GB/s,I/O速度大于5.2Gbps,不過這只是一個過渡的性能。同在今年,IP廠商公布的數(shù)據(jù)進一步拉高了上限。比如Rambus公布HBM3內(nèi)存子系統(tǒng)中,I/O速度高達8.4Gbps,內(nèi)存帶寬最高可至1.075TB/s。
今年6月,臺灣創(chuàng)意電子發(fā)布了基于臺積電CoWoS技術(shù)的AI/HPC/網(wǎng)絡(luò)平臺,搭載了的HBM3控制器與PHY IP,I/O速度最高達到7.2Gbps。創(chuàng)意電子還在申請一項中介層布線專利,支持任何角度的鋸齒形布線,可將HBM3 IP拆分至兩個SoC上使用。
新思科技公布的完整HBM3 IP方案為2.5D多晶片封裝系統(tǒng)提供了控制器、PHY和驗證IP,稱設(shè)計者可在SoC中用到低功耗更大帶寬的內(nèi)存。新思的DesignWare HBM3控制器與PHY IP基于經(jīng)芯片驗證過的HBM2E IP打造,而HBM3 PHY IP基于5nm制程打造,每個引腳的速率可達7200 Mbps,內(nèi)存帶寬最高可提升至921GB/s。
封裝加成
以上還只是單層HBM的數(shù)據(jù),通過2.5D封裝堆疊2層或者4層后,內(nèi)存帶寬也將成倍突破。以英偉達的A100加速器為例,英偉達首發(fā)的80GB版本采用了4層HBM2達到了1.6TB/s的帶寬,之后推出了5層HBM2E的版本,進一步將帶寬提高至2TB/s。而這樣的帶寬表現(xiàn),只需2層HBM3即可實現(xiàn),四五層的配置更是遠超市面上已有的內(nèi)存規(guī)格。
此外,邏輯+HBM的方法已經(jīng)不新鮮了,已經(jīng)有不少GPU和服務(wù)器芯片都采用了類似的設(shè)計。然而隨著晶圓廠不斷在2.5D封裝技術(shù)上發(fā)力,單個芯片上HBM的數(shù)量也在增加。比如上文中提到的臺積電CoWoS技術(shù),可在SoC芯片中集成4個以上的HBM,英偉達的P100就集成了4個HBM2,而NEC的Sx-Aurora向量處理器則集成了6個HBM2。
三星也在開發(fā)下一代的I-Cube 2.5D封裝技術(shù),除了支持集成4到6個HBM以外,也在開發(fā)兩個邏輯晶片+8個HBM的I-Cube 8方案。類似的2.5D封裝技術(shù)還有英特爾的EMIB,但不過HBM主要用于其Agilex FPGA。
結(jié)語
目前美光、三星、SK海力士等內(nèi)存廠商都已經(jīng)在紛紛跟進這一新的DRAM標(biāo)準(zhǔn),SoC設(shè)計廠商Socionext與新思合作,在其多晶片的設(shè)計中引入HBM3,除了必定支持的x86架構(gòu)外,Arm的Neoverse N2平臺也已計劃了對HBM3的支持,SiFive的RISC-V SoC也加入了HBM3 IP。但即便JEDEC沒有“卡殼”,在年末的關(guān)頭發(fā)布了HBM3正式標(biāo)準(zhǔn),我們也可能要等到2022年下半年才能見到HBM3相關(guān)產(chǎn)品的面世。
大家都已經(jīng)在不少高性能芯片上見到了HBM2/2E的身影,尤其是數(shù)據(jù)中心應(yīng)用,比如英偉達的Tesla P100/V100、AMD的Radeon Instinct MI25、英特爾的Nervana神經(jīng)網(wǎng)絡(luò)處理器以及谷歌的TPU v2等等。
消費級應(yīng)用卻似乎正在與HBM漸行漸遠,過去還有AMD的Radeon RxVega64/Vega 56以及英特爾的KabyLake-G這樣利用了HBM的圖形產(chǎn)品,再高一級也有英偉達的Quaddro GP100/GV100和AMD的Radeon Pro WX這樣的專業(yè)繪圖GPU。
如今這些產(chǎn)品都用回了GDDR DRAM,畢竟消費級應(yīng)用目前尚未出現(xiàn)帶寬瓶頸,速率和成本反倒才是芯片制造商最看重的,而HBM3在優(yōu)點上提及了更大帶寬更高的功效,卻并沒有降低成本。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
內(nèi)存
+關(guān)注
關(guān)注
8文章
3115瀏覽量
75053 -
HBM
+關(guān)注
關(guān)注
1文章
409瀏覽量
15138 -
HBM3
+關(guān)注
關(guān)注
0文章
74瀏覽量
297
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
風(fēng)景獨好?12層HBM3E量產(chǎn),16層HBM3E在研,產(chǎn)業(yè)鏈涌動
電子發(fā)燒友網(wǎng)報道(文/黃晶晶)在早前的報道中,對于HBM產(chǎn)能是否即將過剩,業(yè)界有不同的聲音,但絲毫未影響存儲芯片廠商對HBM產(chǎn)品升級的步伐。 ? 三大廠商12 層HBM3E 進展 ? 9月26日SK

HBM3E量產(chǎn)后,第六代HBM4要來了!
電子發(fā)燒友網(wǎng)報道(文/黃晶晶)眼下各家存儲芯片廠商的HBM3E陸續(xù)量產(chǎn),HBM4正在緊鑼密鼓地研發(fā),從規(guī)格標(biāo)準(zhǔn)到工藝制程、封裝技術(shù)等都有所進展,原本SK海力士計劃2026年量產(chǎn)HBM4

HBM格局生變!傳三星HBM3量產(chǎn)供貨英偉達,國內(nèi)廠商積極布局
電子發(fā)燒友網(wǎng)報道(文/吳子鵬)根據(jù)韓媒sedaily 的最新報道,三星華城17號產(chǎn)線已開始量產(chǎn)并向英偉達供應(yīng)HBM3內(nèi)存。同時,美光已經(jīng)為英偉達供應(yīng)HBM3E。至此,高端HBM內(nèi)存的供應(yīng)由SK海力士
三星在4nm邏輯芯片上實現(xiàn)40%以上的測試良率
三星電子在 HBM3 時期遭遇了重大挫折,將 70% 的 HBM 內(nèi)存市場份額拱手送給主要競爭對手 SK 海力士,更是近年來首度讓出了第一大 DRAM 原廠的寶座。這迫使三星在 HBM4 上采用
發(fā)表于 04-18 10:52
三星與英偉達高層會晤,商討HBM3E供應(yīng)
其高帶寬存儲器HBM3E產(chǎn)品中的初始缺陷問題,并就三星第五代HBM3E產(chǎn)品向英偉達供應(yīng)的相關(guān)事宜進行了深入討論。 此次高層會晤引發(fā)了外界的廣泛關(guān)注。據(jù)推測,三星8層HBM3E產(chǎn)品的質(zhì)量認證工作已接近尾聲,這標(biāo)志著三星即將正式邁入
三星電子將供應(yīng)改良版HBM3E芯片
三星電子在近期舉行的業(yè)績電話會議中,透露了其高帶寬內(nèi)存(HBM)的最新發(fā)展動態(tài)。據(jù)悉,該公司的第五代HBM3E產(chǎn)品已在2024年第三季度實現(xiàn)大規(guī)模生產(chǎn)和銷售,并在第四季度成功向多家GPU廠商及數(shù)據(jù)中心供貨。與上一代HBM3相比,
AWG電纜線規(guī)的標(biāo)準(zhǔn)定義
AWG(American wire gauge)電纜線規(guī)的標(biāo)準(zhǔn)定義如下: 一、基本概念 AWG是美國線規(guī)的簡稱,是一種區(qū)分導(dǎo)線直徑的標(biāo)準(zhǔn),也被稱為Brown & Sharpe線規(guī)。這種標(biāo)準(zhǔn)化線規(guī)系統(tǒng)
蔚來與萬事達卡簽署戰(zhàn)略合作協(xié)議
近日,蔚來與萬事達卡在上海簽署戰(zhàn)略合作協(xié)議。蔚來聯(lián)合創(chuàng)始人、總裁秦力洪,萬事達卡全球執(zhí)行副總裁兼大中華區(qū)總裁常青出席簽約儀式。蔚來商業(yè)資源管理副總裁胡崖音與萬事達卡中國區(qū)零售和商業(yè)總經(jīng)理張昊代表雙方簽約。
蔚來與萬事達卡達成戰(zhàn)略合作
近日,蔚來與全球知名支付品牌萬事達卡在上海正式簽署了戰(zhàn)略合作協(xié)議。此次合作標(biāo)志著雙方在用戶增值服務(wù)、支付創(chuàng)新、數(shù)據(jù)服務(wù)與咨詢、聯(lián)合營銷以及ESG(環(huán)境、社會和公司治理)等多個領(lǐng)域?qū)⒄归_全方位、多層次
Rambus宣布推出業(yè)界首款HBM4控制器IP,加速下一代AI工作負載
基于一百多項HBM成功設(shè)計案例,確保芯片一次流片成功 在低延遲下提供超過HBM3兩倍的吞吐量,滿足生成式AI和高性能計算(HPC)工作負載的需求 擴展了業(yè)界領(lǐng)先的高性能內(nèi)存解決方案的半導(dǎo)體IP
發(fā)表于 11-13 15:36
?728次閱讀

SK海力士推出48GB 16層HBM3E產(chǎn)品
近日在一次科技展覽上,SK海力士驚艷亮相,展出了全球首款48GB 16層HBM3E(High Bandwidth Memory 3E)產(chǎn)品。這一突破性產(chǎn)品不僅展示了SK海力士在高端存儲技術(shù)領(lǐng)域
三星或?qū)?b class='flag-5'>HBM產(chǎn)能目標(biāo)下調(diào)至每月17萬顆
據(jù)業(yè)內(nèi)人士透露,三星電子已對其2025年底的高帶寬內(nèi)存(HBM)最大產(chǎn)能目標(biāo)進行了調(diào)整,下調(diào)幅度超過10%,從原先計劃的每月20萬顆減至17萬顆。這一變動主要歸因于向主要客戶的量產(chǎn)供應(yīng)遭遇延遲,導(dǎo)致三星對其尖端的
萬能斷路器欠壓線圈的工作原理是什么
萬能斷路器欠壓線圈的工作原理主要基于電磁感應(yīng)和磁性材料的特性。以下是對其工作原理的解釋: 一、基本組成 萬能斷路器中的欠壓線圈,也稱為欠電壓
三星HBM3e芯片量產(chǎn)在即,營收貢獻將飆升
三星電子公司近日宣布了一項重要計劃,即今年將全面啟動其第五代高帶寬存儲器(HBM)芯片HBM3e的量產(chǎn)工作,并預(yù)期這一先進產(chǎn)品將顯著提升公司的營收貢獻。據(jù)三星電子透露,隨著HBM3e芯片的逐步放量
報告稱HBM芯片明年月產(chǎn)能突破54萬顆
,受SK海力士、三星、美光三大行業(yè)巨頭強力推動,2025年HBM芯片的月度總產(chǎn)能預(yù)計將飆升至54萬顆,與2024年相比,這一數(shù)字將激增27.6萬顆,同比增長率高達105%,標(biāo)志著HBM
評論