正如筆者在第1部分中所提，專(zhuān)用于電源管理的印刷電路板（PCB）面積對(duì)系統(tǒng)設(shè)計(jì)人員而言是極大的約束。降低轉(zhuǎn)換損耗是一項(xiàng)基本要求，以便能在PCB基板面有限的空間受約束型應(yīng)用中實(shí)現(xiàn)緊湊的方案。

在電路板上具有戰(zhàn)略意義的位置靈活部署轉(zhuǎn)換器的能力也很重要 —— 以大電流負(fù)載點(diǎn)（POL）模塊為例，處于鄰近負(fù)載的最佳位置可降低導(dǎo)通壓降并改善負(fù)載瞬態(tài)性能。

作為一個(gè)嵌入式POL模塊實(shí)施方案，它采用了一個(gè)全陶瓷電容器設(shè)計(jì)、一個(gè)高效屏蔽式電感器、若干垂直堆疊的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）、一個(gè)電壓模式控制器以及一個(gè)具有2盎司覆銅的六層PCB。

本設(shè)計(jì)的主要原則是實(shí)現(xiàn)高功率密度和低材料清單（BOM）成本。它總共占用的PCB面積為2.2cm2（0.34in2），每單位面積產(chǎn)生的有效電流密度為11.3A/cm2（75A/in2）。3.3V輸出時(shí)每單位體積的功率密度為57W/in2（930W/in3）。

為達(dá)到高功率密度，通常的做法是增加開(kāi)關(guān)頻率。相比之下，您可通過(guò)具有戰(zhàn)略意義的組件選擇來(lái)實(shí)現(xiàn)小型化，同時(shí)保持300kHz的較低開(kāi)關(guān)頻率，旨在減少M(fèi)OSFET開(kāi)關(guān)損耗和電感器磁芯損耗等與頻率成比例的損失。表1列出了本設(shè)計(jì)的基本組件。

表1：POL模塊組件、封裝大小和推薦的焊盤(pán)尺寸

高密度PCB設(shè)計(jì)的價(jià)值主張

顯然，PCB是一個(gè)設(shè)計(jì)中的重要（有時(shí)是最昂貴的）組件。為高密度DC/DC轉(zhuǎn)換器精心策劃并認(rèn)真實(shí)施的PCB布局的價(jià)值主張?jiān)谟冢?/p>

在空間受限型設(shè)計(jì)（縮減的解決方案體積和占位面積）中實(shí)現(xiàn)更多的功能。

減小開(kāi)關(guān)環(huán)路的寄生電感，有助于：

減少功率MOSFET電壓應(yīng)力（開(kāi)關(guān)節(jié)點(diǎn)電壓尖峰）和鳴響。

降低開(kāi)關(guān)損耗。

減少電磁干擾（EMI）、磁場(chǎng)耦合和輸出噪聲信號(hào)。

額外的容限可確保在輸入軌瞬態(tài)電壓干擾中安然無(wú)恙（特別是在寬VIN范圍的應(yīng)用里）。

增加可靠性和穩(wěn)健性（降低組件溫度）。

通過(guò)縮小PCB、減少濾波組件并去除緩沖器來(lái)節(jié)約成本。

與眾不同的設(shè)計(jì)可提供競(jìng)爭(zhēng)優(yōu)勢(shì)、贏得客戶關(guān)注并增加收入。

公平地說(shuō)，PCB布局可決定一個(gè)開(kāi)關(guān)功率轉(zhuǎn)換器最終實(shí)現(xiàn)的性能。當(dāng)然，不必花無(wú)數(shù)個(gè)小時(shí)為EMI、噪聲、信號(hào)完整性以及與較差布局相關(guān)的其它問(wèn)題進(jìn)行調(diào)試，這會(huì)讓設(shè)計(jì)人員感到非常高興。

原文鏈接：

https://e2e.ti.com/blogs_/b/powerhouse/archive/2015/09/16/high-density-pcb-layout-of-dc-dc-converters-part-2

編輯：jq