Vivado怎么快速找到schematic中的object
在Vivado中，可能由于某些邏輯輸入懸空而導(dǎo)致Implementation的opt_design時(shí)會錯(cuò)，比如：
報(bào)的錯(cuò)誤是dac_spi_i0/bit_cnt[4]_i_4的這個(gè)LUT有個(gè)輸入懸空了，這個(gè)工程的邏輯比較簡單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復(fù)雜，在很內(nèi)部的一個(gè)LUT的輸入懸空了，找起來就很費(fèi)勁了。
筆者碰到的問題是在vivado的axi-interconnect ip中報(bào)了這個(gè)錯(cuò)誤，而且是ip內(nèi)部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過vivado提供了tcl指令可以幫我們快速找到這個(gè)LUT在schematic中的位置：
show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就會快速定位到schematic中的位置：
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
指令
+關(guān)注
關(guān)注
1文章
614瀏覽量
36128 -
邏輯
+關(guān)注
關(guān)注
2文章
834瀏覽量
29651 -
Vivado
+關(guān)注
關(guān)注
19文章
824瀏覽量
67887
發(fā)布評論請先 登錄
相關(guān)推薦
一文詳解Vivado時(shí)序約束
Vivado的時(shí)序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計(jì)的工程源文件后，需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件，創(chuàng)建約束文件有兩種方式：Constraints Wizard和Edit Timing Constraints，在綜合后
Vivado FIR IP核實(shí)現(xiàn)
Xilinx的FIR IP核屬于收費(fèi)IP，但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí)，現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
使用DDS生成三個(gè)信號并在Vivado中實(shí)現(xiàn)低通濾波器
本文使用 DDS 生成三個(gè)信號，并在 Vivado 中實(shí)現(xiàn)低通濾波器。低通濾波器將濾除相關(guān)信號。
AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡介
本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來分析和改善您的設(shè)計(jì)。
詳解Object Detection Demo的移植
繼上一篇移植了 Mediapipe 的 LLM Inference 后，這篇文章我們將繼續(xù)探索 Object Detection Demo 的移植。
電腦相片云存儲位置，如何快速找到電腦相片云存儲位置
在數(shù)字化時(shí)代，傳統(tǒng)的電腦已經(jīng)無法滿足我們對高效、便捷計(jì)算的需求。云電腦以其強(qiáng)大的功能和靈活的使用方式，成為了新時(shí)代的寵兒。今天就為大家介紹如何快速找到電腦相片云存儲位置。 ? ?在現(xiàn)代辦公和生活中
Vivado Design Suite用戶指南:邏輯仿真
電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
發(fā)表于 01-15 15:25
?0次下載
Xilinx_Vivado_SDK的安裝教程
I Agree，然后點(diǎn)擊 Next： 選擇 Vivado HL System Edition（一般選擇這個(gè)設(shè)計(jì)套件比較完整，它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
每次Vivado編譯的結(jié)果都一樣嗎
很多FPGA工程師都有這種困惑，Vivado每次編譯的結(jié)果都一樣嗎？ 在AMD官網(wǎng)上，有這樣一個(gè)帖子： Are Vivado results repeatable for identical
Schematic—TIDA-010239電路圖
電子發(fā)燒友網(wǎng)站提供《Schematic—TIDA-010239電路圖.pdf》資料免費(fèi)下載
發(fā)表于 10-31 10:20
?1次下載
Vivado使用小技巧
有時(shí)我們對時(shí)序約束進(jìn)行了一些調(diào)整，希望能夠快速看到對應(yīng)的時(shí)序報(bào)告，而又不希望重新布局布線。這時(shí)，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
TPA3118D2EVM Schematic中輸出電感可用FB1812(貼片磁珠），貼片磁珠的參數(shù)規(guī)格型號和怎樣選？
TPA3118D2EVM Schematic中輸出電感可用FB1812(貼片磁珠），貼片磁珠的參數(shù)規(guī)格型號和怎樣選
請高手或TI工程師幫忙指教
發(fā)表于 10-18 06:17
Vivado編輯器亂碼問題
，但是在Vivado里面打開用sublime寫的代碼之后，經(jīng)常出現(xiàn)中文亂碼，讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式，而vivado的text editor不是這種方式。
Vivado 2024.1版本的新特性(2)
從綜合角度看，Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
工商網(wǎng)監(jiān)
評論