電子印刷電路板設計技巧

介紹

該信息作為電子電路的初步設計和開發(fā)階段的指南，以防止?jié)撛诘碾姶鸥蓴_（EMI）和電磁兼容性（EMC）問題。這些提示代表了良好的印刷電路板（PCB）設計實踐，建議作為評估和選擇EMI / EMC軟件建模工具的清單。

電路板的EMI仿真需要評估許多細節(jié)，例如時鐘頻率，開關速率，上升/下降時間，信號諧波，數(shù)據(jù)傳輸速率，阻抗，跡線負載以及各種電路元件的類型和值的考慮。

PC板及其相關金屬部件的物理布局是重要的考慮因素。應特別注意信號源組件，過孔，走線，焊盤，電路板疊層，屏蔽外殼，連接器和電纜的位置和特性。例如，隨著信號頻率和時鐘/開關速率的增加，PC板的走線特性可能與傳輸線和輻射器的特性相似。

PC板跡線或組件可以成為有效天線，其長度小至波長的二十分之一。

可以在組件，PC板或機箱級別處理EMI / EMC問題。但是，盡可能接近源或易受害者處理這些問題要高效得多。因此，重要的是將這些技巧視為PCB設計和布局的指導，以便在實際制造設備之前識別和防止問題。

（1）在解決互連和系統(tǒng)級別的EMI之前，應在電路和盒級應用EMI控制。

（2）由于處理周期性波形和快速時鐘/切換速率，數(shù)字電路更可能成為發(fā)射源。由于更高的增益功能，模擬電路更可能成為易受影響的受害者。

（3）大多數(shù)EMI問題的來源或易感受害者通常是電子元件。雖然有源元件通常是EMI的來源，但無源元件通常會對其產(chǎn)生影響，具體取決于信號頻率和元件的特性。例如，由于繞組之間的高頻寄生耦合，電感器可能變得主要是電容性的。由于內(nèi)部電感和高基頻和諧波頻率下的外部引線電感，電容會產(chǎn)生寄生串聯(lián)電感。

（4）涉及有源元件的EMI問題可能是器件輸出傳輸發(fā)射或其輸入提供易感性路徑的結果。然而，在高頻下，有源元件可能成為EMI的直接輻射器或受體。此外，組件的電源和接地連接可以提供發(fā)射和易感性的路徑。

（5）雖然與差模電流相比，共模電流通常較小，但它們可能是輻射發(fā)射的主要原因。

（6）通過使用帶有電源層的多層PC板，可以大大提高單層，自由布線（使用電源和接地走線而不是平面）PC板設計的發(fā)射和磁化率。前向信號與其返回路徑（地平面）之間的高電容提供電場的容納。路徑的低電感提供磁通消除。盡管在PCB疊層設計中并不總是如此，但跡線應該與其相關的返回路徑隔開一個介電層，并且電壓和接地平面應盡可能緊密間隔。

（7）PCB疊層設計對于控制電磁場非常重要，同時提供額外的電源總線旁路和去耦，并最大限度地降低總線電壓瞬變。

使用電源層的多層PC板設計的一些好處是：

如果設計得當，電源平面將提供圖像平面效果。由于電源平面中的返回電流與相關的信號電流相等且極性相反，因此它們的電磁場將趨于抵消。

電源層還可以減少信號和電源走線的環(huán)路面積，從而降低EMI輻射和易感性。

灣接地層可降低整體接地阻抗，從而降低高頻接地反彈。而且，地面和電壓平面之間的阻抗在高頻下降低，這減少了電源總線振鈴。

（8）具有快速輸出轉(zhuǎn)換的時鐘IC對電壓和電流分配組件（如電源，電源總線和電源層）要求非常高。電源總線的電感可以防止快速輸出轉(zhuǎn)換和快速上升時間所需的快速能量傳輸。通過在IC的電源引腳上放置去耦電容可以改善這一點。必須在頻率響應中正確選擇電容，以提供IC輸出頻譜所需的能量。然而，隨著去耦路徑的數(shù)量增加，跨越它們的電壓降的數(shù)量也增加，這可能導致電源總線瞬變以及相關的共模發(fā)射。通過在IC區(qū)域中進行適當?shù)碾娫雌矫嬖O計，可以最大限度地減少此問題。電源平面充當有效的高頻電容器，因此，作為更清潔的IC輸出所需的額外能量源。

PCB布局

（1）盡可能使用多層PC板而不是單層板。

（2）如果必須使用單層板，則應使用接地平面以幫助減少輻射。

（3）頂部和底部接地層可以幫助減少多層板的輻射至少10 dB。

（4）分段式PC板接地層可用于減少由共模電流引起的電纜輻射。

（5）電源和返回平面應位于多層PCB的相對側(cè)。有效功率平面的電感很低。因此，可能在電源層上產(chǎn)生的任何瞬變都將處于較低水平，從而導致較低的共模EMI。

（6）電源層與高頻IC電源引腳的連接應盡可能靠近IC引腳。更快的上升時間可能需要直接連接到IC電源引腳的焊盤。

（7）當模擬和數(shù)字電路彼此靠近時，它們易于相互作用。這些應盡可能位于PC板的不同層上。如果電路必須位于同一層，則應將它們分成具有適當隔離布局的模擬和數(shù)字區(qū)域。

（8）高頻走線，例如用于時鐘和振蕩器電路的走線，應由兩個地平面包含。這提供了最大的隔離。隨著頻率的增加，跡線或?qū)w的電抗很容易超過其直流電阻。如果該跡線靠近其接地平面運行，則電感可減少約三分之一。

（9）時鐘/振蕩器走線的附加EMI預防措施包括利用在幾個位置接地的接地平面的保護走線。還可能需要用箔或小金屬外殼屏蔽時鐘和振蕩器組件。

（10）每當時鐘速率加倍時，總電路串擾增加兩倍。通過最小化地板平面上方的PC板走線高度，可以減少EMI輻射和串擾。

（11）PC板邊緣輻射可能是跡線位于太靠近板邊緣的結果。這可以通過將跡線保持在遠離板邊緣的板厚度的至少3倍的距離來最小化。

（12）如果可能，應避免PC板走線堆疊。否則，應限制在一個走線高度，以減少輻射，串擾和阻抗不匹配。

（13）并行軌跡通常容易發(fā)生串擾。它們之間應至少分開2個走線寬度，以減少串擾。

去耦，旁路和過濾

（1）EMI濾波器可用作分流元件，以轉(zhuǎn)移來自走線或?qū)w的電流;作為阻擋跡線或?qū)w電流的串聯(lián)元件;或者它們可以用作這些功能的組合。濾波器元件的選擇應始終基于所需的頻率范圍和元件特性。低通濾波器可用于減少大多數(shù)高頻EMI問題。它包含電容分流器和串聯(lián)電阻或電感。但是，在頻率極端情況下，電容可以變?yōu)殡姼校姼锌梢宰優(yōu)殡娙荩瑥亩篂V波器更像帶阻濾波器。濾波器設計類型應基于電路應用點的總阻抗，以實現(xiàn)正確匹配。 T型濾波器設計對大多數(shù)EMI應用都很有效，是模擬和數(shù)字I / O端口的理想選擇。

（2）電容器可用于其高頻性能特性內(nèi)的信號濾波和電源去耦。但是，它們的內(nèi)部和外部電感會限制高頻時的性能。建議在高頻時使用陶瓷電容，特別是GHz范圍內(nèi)的電容。在所關注的頻率下提供小于1歐姆的電抗的電容器應該足夠。電容引線和走線長度必須在高頻時短，以防止增加感應電抗。

（3）在高頻（大于100 MHz）下使用的PC板旁路電容應采用表面貼裝技術（SMT），其通孔足夠靠近安裝墊，以最大限度地減少或消除走線。通孔應該很大（直徑大于0.035英寸），并且PC板應該足夠薄，以使電源和接地平面靠近電容器主體（厚度小于0.030英寸）。通過降低電容器的整體有效電感，旁路電容器的正確設計布局可以大大降低功率和接地電路噪聲。

（4）線繞鐵氧體電感器可用于較低RF頻率的EMI發(fā)射和抗擾度濾波。這些可以提供從大約1微亨到1毫亨的電感。然而，它們可以成為高于其諧振頻率的電容器，并且在最常見的50MHz至500MHz的EMI頻率范圍內(nèi)無用。鐵氧體和鐵氧體磁珠推薦用于較高頻率的應用，在這些應用中它們變得有損并且更像電阻器。在所關注的頻率上選擇約100至600歐姆的鐵氧體阻抗。

（5）應盡可能使用配有旁路電容或濾波器引腳的屏蔽I / O電纜連接器。

（6）I / O濾波器應位于I / O連接器內(nèi)部（與濾波器引腳一樣），而不是PC板上。

（7）I / O旁路電容應安裝在I / O連接器上，而不是安裝在PC板上。

（8）I / O鐵氧體應安裝在I / O連接器內(nèi)部，而不是安裝在PC板上。

（9）I / O電纜連接器上的卡扣式鐵氧體磁珠可提供3至5 dB的共模吸收。

（10）多個鐵氧體可用于將輻射降低多達10 dB，具體取決于它們在感興趣的頻率下的特性。

（11）鐵氧體磁珠有高Q諧振和低Q非諧振（吸收）類型。低Q珠推薦用于數(shù)字電路和濾波應用。

（12）外部電纜或I / O連接器濾波器可提供大于10 dB的共模抑制。

電纜和連接器

（1）電纜應根據(jù)其功能進行分組，如電源，模擬，數(shù)字和RF。

（2）應為模擬和數(shù)字信號使用單獨的連接器組件。

（3）模擬和數(shù)字連接器應盡可能遠離。

（4）共用同一個I / O連接器時，模擬和數(shù)字信號引腳應由未使用的接地引腳分開。

（5）對于每個信號返回，應在I / O連接器內(nèi)使用單獨的引腳，以便所有返回電路保持分離。

（6）通過為每個信號使用單獨的電源和接地引腳并減少電路的負載和電流，可以減少連接器串擾。

（7）電纜屏蔽層應接地到I / O點的設備外殼。

（8）如果兩端接地，屏蔽I / O電纜最有效。

（9）在內(nèi)部連接之前，應在設備的金屬外殼上除去電纜共模電流。

（10）電纜應靠近接地層，屏蔽結構和電纜橋架布線。

接地

（1）使用地平面代替矢量軌跡。

（2）接地走線應盡可能短而粗。

（3）去耦信號和RF電路接地。

審核編輯 ：李倩