在新電力電子應(yīng)用的整個(gè)開發(fā)過(guò)程中，仿真在許多方面為開發(fā)人員提供幫助。開發(fā)過(guò)程通常包括功能概念、組件選擇、機(jī)械設(shè)計(jì)、控制器實(shí)現(xiàn)以及最終在正常和故障條件下的測(cè)試和驗(yàn)證。

理想情況下，開發(fā)過(guò)程參考熟悉的 V 模型（圖 1），其中設(shè)計(jì)和實(shí)現(xiàn)遵循自上而下的方法，驗(yàn)證遵循自下而上的方法。在每個(gè)級(jí)別，開發(fā)的組件在被集成到更大的系統(tǒng)之前，都會(huì)使用適當(dāng)?shù)臏y(cè)試工具和程序進(jìn)行驗(yàn)證。

圖 1：電力電子系統(tǒng)開發(fā)過(guò)程的 V 模型

對(duì)于驗(yàn)證，重要的是使用與設(shè)計(jì)相同的規(guī)范。盡管設(shè)計(jì)和驗(yàn)證工具可能使用具有不同細(xì)節(jié)級(jí)別的模型，但確保模型產(chǎn)生可比較的結(jié)果很重要。本文解釋了為什么單個(gè)模型不足以滿足所有應(yīng)用程序，以及如何確保多個(gè)模型盡管實(shí)現(xiàn)和用例不同，但仍能提供一致的結(jié)果。

電路概念

在新設(shè)計(jì)的第一階段，可以使用理想的電路組件和通用控制塊快速評(píng)估特定電源電路的可行性和適當(dāng)?shù)目刂品桨浮Ｔ谶@個(gè)概念階段，不需要制造商特定的信息來(lái)對(duì)電源轉(zhuǎn)換器的各個(gè)組件進(jìn)行建模。相反，功率半導(dǎo)體（例如 MOSFET 和二極管）由與其功能行為相對(duì)應(yīng)的簡(jiǎn)單開/關(guān)開關(guān)表示。無(wú)源元件的寄生特性，如繞組電阻和電感飽和，可以忽略不計(jì)，除非它們對(duì)電路運(yùn)行起到功能作用。

同樣，控件由功能框圖或狀態(tài)機(jī)表示，與它們的最終實(shí)現(xiàn)無(wú)關(guān)。這些控制稍后可以實(shí)現(xiàn)為模擬電路、數(shù)字邏輯、微控制器代碼或硬件 PWM 發(fā)生器。

概念階段使用的仿真軟件必須為電力電子應(yīng)用中遇到的所有類型的電氣元件提供通用模型。由于功率半導(dǎo)體通常在開關(guān)模式下運(yùn)行，因此應(yīng)將它們建模為理想的開關(guān)，以降低仿真模型的復(fù)雜性。用戶必須能夠自由連接任意組件并通過(guò)子系統(tǒng)創(chuàng)建自己的定制組件。

在概念階段，系統(tǒng)模型的復(fù)雜性和規(guī)模會(huì)增加。為了獲得沒有明顯積分誤差的快速瞬態(tài)仿真，強(qiáng)烈建議使用可變時(shí)間步長(zhǎng)求解器。可變步長(zhǎng)求解器以不超過(guò)最大積分誤差的方式自動(dòng)控制時(shí)間步長(zhǎng)，并且準(zhǔn)確地命中切換瞬間和其他不連續(xù)事件。

仿真軟件PLECS從一開始就設(shè)計(jì)用于電力電子系統(tǒng)的仿真。一個(gè)顯著特點(diǎn)是它能夠?qū)⒐β拾雽?dǎo)體建模為真正的理想開關(guān)，這允許對(duì)大型電路進(jìn)行快速而穩(wěn)健的仿真，而無(wú)需調(diào)整求解器設(shè)置。

元件選擇

根據(jù)電路設(shè)計(jì)確定的電流和電壓要求，選擇具有特定零件編號(hào)的合適組件并創(chuàng)建機(jī)械布局。在第二階段，模擬有助于預(yù)測(cè)熱損失和由此產(chǎn)生的溫度。在一個(gè)連續(xù)的工作流程中，熱模型為自己展示了一個(gè)放置在電路上的新層。熱域計(jì)算電路產(chǎn)生的損耗并模擬傳熱。

使用每個(gè)半導(dǎo)體的一組損耗表可以有效地模擬開關(guān)和傳導(dǎo)損耗。開關(guān)損耗表提供了取決于器件的阻斷電壓、導(dǎo)通電流和結(jié)溫的耗散能量。計(jì)算傳導(dǎo)損耗的表顯示了作為導(dǎo)通電流和器件溫度函數(shù)的電壓降。在每個(gè)模擬步驟中，計(jì)算熱損失并將其輸入到包含半導(dǎo)體器件、散熱器和外部冷卻裝置的熱等效網(wǎng)絡(luò)中。

使用損耗表在開關(guān)期間模擬電壓和電流瞬變的優(yōu)勢(shì)在于可以保持理想的開關(guān)并因此保持高模擬速度。熱域的計(jì)算只是為基于理想組件的電氣仿真增加了一些額外的工作。

與 PLECS 一起使用的功率半導(dǎo)體損耗表可以從越來(lái)越多的半導(dǎo)體制造商處獲得，例如 ABB、英飛凌和 Wolfspeed。

機(jī)械設(shè)計(jì)

下一階段進(jìn)行的機(jī)械設(shè)計(jì)包括組件的放置、電氣布局、冷卻系統(tǒng)的設(shè)計(jì)以及與外殼的集成。

由于 CAD 程序和 PCB 布局軟件需要許多其他參數(shù)而不是用于系統(tǒng)仿真的參數(shù)，因此模型工具鏈通常會(huì)在此時(shí)中斷。在機(jī)械設(shè)計(jì)中，開發(fā)人員必須遵守系統(tǒng)仿真中使用的參數(shù)或在原始數(shù)據(jù)集中相應(yīng)地修改它們。

使用來(lái)自機(jī)械設(shè)計(jì)的空間布局信息，開發(fā)人員可以確定電氣仿真中寄生電感和 EMI 效應(yīng)的影響。這只有在使用準(zhǔn)確再現(xiàn)開關(guān)瞬態(tài)的詳細(xì)半導(dǎo)體模型時(shí)才有可能。由于這些模型的計(jì)算量非常大，它們只能在幾個(gè)開關(guān)周期內(nèi)進(jìn)行仿真，因此不適用于系統(tǒng)仿真。

由于在使用空間信息和獲得詳細(xì)的半導(dǎo)體模型方面付出了巨大的努力，而且新見解的獲得有限，因此經(jīng)常省略這種低級(jí)模擬。

控制器實(shí)現(xiàn)

在電力電子應(yīng)用中，控制的開發(fā)通常比功率級(jí)的設(shè)計(jì)需要更多的努力，尤其是在使用微控制器的情況下。因此，控制器的開發(fā)應(yīng)在概念階段完成后立即開始，在實(shí)際電源硬件構(gòu)建之前。

在經(jīng)典方法中，經(jīng)驗(yàn)豐富的軟件開發(fā)人員將根據(jù)控制工程師的規(guī)范為特定目標(biāo) MCU 實(shí)現(xiàn)控制代碼。但是，實(shí)現(xiàn)嵌入式控制代碼需要持續(xù)測(cè)試。這可以通過(guò)將控制代碼的摘錄編譯到以主機(jī)計(jì)算機(jī)而不是目標(biāo) MCU 為目標(biāo)的 DLL 中來(lái)簡(jiǎn)化。大多數(shù)系統(tǒng)仿真軟件都可以包含 DLL，以便可以根據(jù)受控系統(tǒng)的模型驗(yàn)證控制代碼。此外，PLECS 提供了將 C 代碼直接粘貼到 C 腳本塊的編輯器中的可能性。然后，此代碼會(huì)與模型一起自動(dòng)編譯和執(zhí)行。

為了確保概念階段的實(shí)現(xiàn)控制代碼和功能框圖產(chǎn)生相同的結(jié)果，可在PLECS中使用可配置子系統(tǒng)，其中一個(gè)實(shí)現(xiàn)包含框圖，另一個(gè)包含代碼。模擬相同功能的多個(gè)實(shí)現(xiàn)并將結(jié)果疊加在 PLECS Scope 中是模型連續(xù)性的關(guān)鍵測(cè)試。

在 MCU 上實(shí)現(xiàn)控制的一種更現(xiàn)代的方法是從功能框圖中自動(dòng)生成特定于目標(biāo)的 C 代碼。除了離線實(shí)現(xiàn)之外，每個(gè)塊都必須提供一種輸出具有實(shí)時(shí)能力的 C 代碼的方法。框圖通常包含通用信號(hào)處理塊以及目標(biāo) I/O 塊，以配置片上外設(shè)，例如 ADC 和 PWM 發(fā)生器。特別是對(duì)于初學(xué)者來(lái)說(shuō)，自動(dòng)編碼極大地加快了開發(fā)速度，因?yàn)橥ㄟ^(guò)程序代碼配置外圍設(shè)備是一項(xiàng)艱巨的任務(wù)，需要對(duì) MCU 有深入的了解或深入研究手冊(cè)。在模型連續(xù)性方面，自動(dòng)編碼的優(yōu)點(diǎn)是生成的代碼始終遵循框圖定義。然而，

如果未選擇目標(biāo) MCU 或帶有信號(hào)調(diào)節(jié)電子設(shè)備的整個(gè)控制板尚不可用，則 MCU 可以暫時(shí)替換為功能更強(qiáng)大的實(shí)時(shí)處理平臺(tái)，例如 PLECS RT Box。這種方法被稱為快速控制原型 （RCP），有助于快速獲得由功率級(jí)和控制器組成的工作設(shè)置。

在PLECS 中，通過(guò)從特定 MCU 或 RT Box 切換到通用目標(biāo)，可以在離線仿真中使用生成的代碼代替原始框圖。此功能允許通過(guò)覆蓋仿真結(jié)果快速驗(yàn)證生成的代碼。

控制器測(cè)試

我們已經(jīng)看到了如何在離線仿真中通過(guò)將框圖替換為編譯后的代碼來(lái)根據(jù)框圖定義驗(yàn)證手寫或自動(dòng)生成的代碼。這種類型的驗(yàn)證稱為軟件在環(huán) （SIL） 測(cè)試，由于不需要刷新 MCU，因此可以縮短周轉(zhuǎn)時(shí)間。但是，無(wú)法使用 SIL 驗(yàn)證 MCU 外設(shè)的正確配置，也無(wú)法在目標(biāo) MCU 上檢測(cè)到時(shí)序問(wèn)題、處理器利用率或資源損壞。

不僅要測(cè)試控制代碼，還要測(cè)試整個(gè)控制硬件，包括 MCU 外圍設(shè)備，通常都需要將實(shí)際功率級(jí)連接到控制器。然而，這通常是不切實(shí)際的，因?yàn)樵谧罱K調(diào)試之前功率級(jí)及其保護(hù)可能沒有得到充分開發(fā)，某些錯(cuò)誤的操作條件甚至可能損壞功率級(jí)。

為了獨(dú)立于功率級(jí)測(cè)試控制硬件，控制器可以連接到模擬功率級(jí)行為的實(shí)時(shí)模擬器。這種方法被稱為硬件在環(huán) （HIL） 仿真，因?yàn)閷?shí)際控制硬件是閉環(huán)仿真的一部分。用實(shí)時(shí)仿真代替功率級(jí)的優(yōu)點(diǎn)是可以在大量正常和故障條件下廣泛測(cè)試控制器的行為。

控制器 HIL 測(cè)試變得非常流行，因?yàn)樾盘?hào)級(jí)的連接在控制器和功率級(jí)之間提供了一個(gè)明確定義的接口，并且只需要很少的修改就可以用實(shí)時(shí)模擬器替換功率級(jí)。

電力電子設(shè)備 HIL 仿真面臨的挑戰(zhàn)是電路中普遍存在的小時(shí)間常數(shù)。只有較短的額外延遲是可以接受的，這是實(shí)時(shí)模擬器不可避免地引入的。捕獲 PWM 信號(hào)和向控制器提供模擬傳感器信號(hào)之間的計(jì)算延遲應(yīng)保持在最低限度，因?yàn)榭刂破魅詰?yīng)像連接到實(shí)際功率級(jí)一樣工作。這不僅需要專用的實(shí)時(shí)硬件（例如 PLECS RT Box），還需要針對(duì)固定時(shí)間步長(zhǎng)模擬中的快速準(zhǔn)確執(zhí)行進(jìn)行優(yōu)化的轉(zhuǎn)換器模型。

實(shí)時(shí)模擬總是與前進(jìn)的時(shí)間賽跑，因?yàn)槊總€(gè)時(shí)間步長(zhǎng)的計(jì)算必須在離散化周期內(nèi)完成。在現(xiàn)代實(shí)時(shí)平臺(tái)上，可實(shí)現(xiàn)的最小時(shí)間步長(zhǎng)約為幾微秒，可能取決于模型大小。即使使用完全在 FPGA 上計(jì)算的專用轉(zhuǎn)換器模型，時(shí)間步長(zhǎng)也很難減少到 0.5 μs 以下。

當(dāng)今電源轉(zhuǎn)換器的開關(guān)頻率大多在 10 到 100 kHz 之間。如果每個(gè)仿真步驟僅對(duì) PWM 信號(hào)采樣一次，則捕獲的占空比的分辨率將是不夠的。為了更準(zhǔn)確地捕獲占空比，通常以大約 10 ns 的小得多的間隔對(duì) PWM 信號(hào)進(jìn)行采樣，并在一個(gè)模擬步驟上取平均值。平均值表示該步驟期間 PWM 信號(hào)的相對(duì)導(dǎo)通時(shí)間。

只有將平均 PWM 信號(hào)應(yīng)用于適當(dāng)?shù)霓D(zhuǎn)換器模型，才能準(zhǔn)確地表示半導(dǎo)體柵極信號(hào)。這些模型基于可控電壓和電流源，而不是理想的開/關(guān)開關(guān)（圖 2）。使用附加邏輯來(lái)模擬不連續(xù)導(dǎo)通模式和半導(dǎo)體消隱時(shí)間。由于仿真時(shí)間步長(zhǎng)以及平均間隔通常遠(yuǎn)小于一個(gè) PWM 開關(guān)周期，因此在 PLECS 中，這種建模方法被稱為子周期平均。這種轉(zhuǎn)換器模型有時(shí)也稱為帶時(shí)間戳的橋。

圖 2：具有兩種不同實(shí)現(xiàn)方式的 IGBT 斬波器模型，用于離線和實(shí)時(shí)仿真

雖然子周期平均模型被推薦用于高保真實(shí)時(shí)應(yīng)用，但基于理想開關(guān)的轉(zhuǎn)換器模型在離線仿真中仍然是首選。由于子周期平均做出了某些假設(shè)和簡(jiǎn)化，因此模擬結(jié)果可能并不總是完全匹配。此外，當(dāng)使用生成的 C 代碼進(jìn)行固定時(shí)間步長(zhǎng)模擬時(shí)，結(jié)果可能與連續(xù)時(shí)間模型略有不同。

在 HIL 測(cè)試期間驗(yàn)證控制器時(shí)，使用在設(shè)計(jì)階段開發(fā)的相同電路模型很重要。然而，通用的離線模型通常不同于計(jì)算效率高的實(shí)時(shí)實(shí)現(xiàn)。為了解決這個(gè)困境，PLECS庫(kù)中各種類型的轉(zhuǎn)換器和逆變橋的電源模塊都配備了兩種實(shí)現(xiàn)方式。一種基于理想開關(guān)，另一種使用子周期平均。用戶可以輕松地在它們之間切換。為了確保即使在離散化時(shí)兩個(gè)實(shí)現(xiàn)的行為也相同，用戶應(yīng)該將生成的實(shí)時(shí)代碼的結(jié)果與離線仿真中的連續(xù)模型的結(jié)果進(jìn)行比較，如圖 3 所示。這可以在上傳代碼之前完成到 RT 盒上。

圖 3：通過(guò)離線模擬驗(yàn)證實(shí)時(shí)結(jié)果

PLECS RT 盒

HIL 測(cè)試的實(shí)時(shí)平臺(tái)傳統(tǒng)上分為基于多用途 CPU 的通用系統(tǒng)和用于在 FPGA 上進(jìn)行并行計(jì)算的高度專業(yè)化系統(tǒng)。傳統(tǒng)的 CPU 通過(guò) PCI Express 連接外圍設(shè)備，例如數(shù)字和模擬 I/O，PCI Express 是一種通信延遲至少為 10 μs 的串行總線協(xié)議。盡管它們的處理能力很高，但模擬時(shí)間步長(zhǎng)因此被限制在大約。20 μs — 對(duì)于大多數(shù)電力電子應(yīng)用來(lái)說(shuō)太多了。另一方面，基于 FPGA 的系統(tǒng)允許 1 μs 或更短的仿真時(shí)間步長(zhǎng)，并且可以直接訪問(wèn)外設(shè)。雖然 FPGA 是大規(guī)模并行計(jì)算的理想選擇，但在執(zhí)行順序代碼時(shí)表現(xiàn)不佳，限制了可能的應(yīng)用。

為了解決傳統(tǒng) CPU 和 FPGA 的缺點(diǎn)，RT Box 使用賽靈思的 Zynq 片上系統(tǒng) （SoC），在 FPGA 上集成了多個(gè) ARM CPU 內(nèi)核。CPU 內(nèi)核與 FPGA 的緊密集成可實(shí)現(xiàn) 100 ns 的 I/O 延遲。CPU 內(nèi)核可以計(jì)算任何仿真模型，而 FPGA 用作流任務(wù)的協(xié)處理器。由于電力電子電路的典型仿真步長(zhǎng)在 1 到 10 μs 之間，RT Box 彌補(bǔ)了傳統(tǒng) HIL 仿真器留下的性能差距。

RT Box 的真正優(yōu)勢(shì)在于它與PLECS 仿真軟件的端到端互操作性。只需按一下按鈕，PLECS 模型就會(huì)轉(zhuǎn)換為實(shí)時(shí) C 代碼，編譯、上傳并在 RT Box 上啟動(dòng)。使用外部模式，來(lái)自 RT Box 的實(shí)時(shí)仿真數(shù)據(jù)可以顯示在 PLECS Scopes 中，并與離線仿真的結(jié)果進(jìn)行比較。

Plexim 目前正在擴(kuò)展其RT Box產(chǎn)品組合。更新后的 RT Box 1 仍然是最具成本效益的電力電子 HIL 平臺(tái)，現(xiàn)在具有兩個(gè) CAN 收發(fā)器。新的 RT Box 變體 2 和 3 正在部署 Xilinx 的下一代多處理 SoC。除了用于工業(yè)通信的額外連接外，RT Box 2 和 3 還具有磁旋轉(zhuǎn)變壓器接口。與 RT Box 2 相比，RT Box 3 的模擬和數(shù)字 I/O 數(shù)量是其兩倍。表 1 概述了新 RT Box 變體之間的主要區(qū)別。通過(guò)新硬件產(chǎn)品，Plexim 將擴(kuò)大其作為 HIL 系統(tǒng)供應(yīng)商的地位，并為其客戶提供支持仿真模型連續(xù)性的更全面的解決方案。

表 1：新 RT Box 變體之間的比較

結(jié)論

在從設(shè)計(jì)到驗(yàn)證的整個(gè)開發(fā)過(guò)程中對(duì)所有仿真使用相同的模型是一個(gè)在實(shí)踐中難以實(shí)現(xiàn)的理想目標(biāo)。系統(tǒng)或設(shè)備行為等不同方面可能需要各種仿真工具和模型，其詳細(xì)程度各不相同。因此，獲得一個(gè)類似于整個(gè)系統(tǒng)的單一“數(shù)字孿生”并使用這個(gè)孿生作為唯一的真實(shí)來(lái)源是虛幻的。

盡管如此，建立一個(gè)所有系統(tǒng)參數(shù)都存儲(chǔ)在一個(gè)中央位置并被所有模型引用的開發(fā)過(guò)程是完全現(xiàn)實(shí)的。這個(gè)中心位置可以是一個(gè)綜合數(shù)據(jù)庫(kù)或只是一個(gè)簡(jiǎn)單的初始化腳本。某些參數(shù)將僅被某些模型用于模擬選定方面。使用像 PLECS 這樣的集成工具鏈有助于相互驗(yàn)證不同目的的模型，從而實(shí)現(xiàn)模型的連續(xù)性。

審核編輯：郭婷