據(jù)全球半導(dǎo)體觀察不完全統(tǒng)計(jì)，由DRAM與NAND Flash所主導(dǎo)的傳統(tǒng)存儲(chǔ)市場(chǎng)規(guī)模已超過(guò)1600億美元，其中最大的內(nèi)存細(xì)分市場(chǎng)DRAM，正逼近當(dāng)前技術(shù)材料和工藝使用的基本物理極限。

從1998年三星生產(chǎn)出最早的商用DDR SDRAM芯片，再到DDR1、DDR2、DDR3、DDR4的延續(xù)，然后是即將登臺(tái)唱戲的DDR5和正在研發(fā)的DDR6，20多年時(shí)間里，DRAM技術(shù)一直在突破向前。

當(dāng)下新的技術(shù)解決方案如EUV光刻、HBM、3D DRAM、無(wú)電容DRAM等逐漸浮出水面，DRAM進(jìn)入到下一個(gè)發(fā)展階段，其未來(lái)技術(shù)路線如何呢？

何為DRAM和DDR？

在探討DRAM技術(shù)未來(lái)如何演變前，我們先對(duì)DRAM和DDR的概念進(jìn)行理清。

在半導(dǎo)體存儲(chǔ)器中，按照電源關(guān)斷后數(shù)據(jù)能否被保存可分為ROM（Read Only Memory只讀存儲(chǔ)器，關(guān)閉電源仍可保留數(shù)據(jù)）和RAM（Random Access Memory隨機(jī)存儲(chǔ)器，關(guān)閉電源即丟失數(shù)據(jù)）。位于RAM之下，又可分為SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）、DRAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器）以及新型RAM（基于新材料研制而成，尚未實(shí)現(xiàn)商業(yè)化）三大類。

全球半導(dǎo)體觀察根據(jù)公開信息整理

基于DRAM這一支后，又連續(xù)衍生了SDRAM（Synchronous DRAM，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）和DDR SDRAM（Double Data Rate SDRAM，雙倍速率SDRAM，簡(jiǎn)稱DDR），從歷史沿革上，DDR可以說(shuō)是SDRAM的升級(jí)版本。

按照不同的應(yīng)用場(chǎng)景劃分，固態(tài)技術(shù)協(xié)會(huì)（JEDEC）把DRAM分成標(biāo)準(zhǔn)DDR、LPDDR、GDDR三類，其中DDR主要應(yīng)用于服務(wù)器和PC端，LPDDR主要應(yīng)用于手機(jī)端和消費(fèi)電子，GDDR的主要應(yīng)用領(lǐng)域?yàn)閳D像處理領(lǐng)域。目前從它們發(fā)展情況，三者雖然存在一定的競(jìng)爭(zhēng)，但是更多是互為借鑒成長(zhǎng)。

今天我們討論的焦點(diǎn)則側(cè)重于DDR端。

DDR內(nèi)存建立的初衷是為了加快內(nèi)存的傳輸速度，從而彌補(bǔ)內(nèi)存帶寬上的不足，其關(guān)鍵的技術(shù)就是雙倍數(shù)據(jù)速率以及預(yù)存取。業(yè)界數(shù)據(jù)顯示，在一個(gè)時(shí)鐘周期中，DDR可以完成SDR兩個(gè)周期才能完成的任務(wù)，所以在理論上同速率的DDR內(nèi)存與SDR內(nèi)存相比，性能要超出一倍，這也是為何SDRAM在所處的那個(gè)時(shí)代，即便內(nèi)存帶寬已相當(dāng)出色，卻仍舊被DDR后來(lái)居上的原因。

從市場(chǎng)的角度看，DRAM則分為主流DRAM和利基型DRAM（其指從主流規(guī)格退役的DRAM產(chǎn)品，目前主要是DDR3及DDR2，或中低密度容量的產(chǎn)品，多屬于客制化存儲(chǔ)晶圓）。

在主流DRAM市場(chǎng)格局上，以三星、美光、SK海力士三分天下，目前具備DDR5/LPDDR5量產(chǎn)能力的也僅為上述三家。此外，中國(guó)臺(tái)灣存儲(chǔ)企業(yè)華邦及南亞科技，以及大陸存儲(chǔ)企業(yè)長(zhǎng)鑫存儲(chǔ)的定位也在主流DRAM市場(chǎng)。

而利基型DRAM市場(chǎng)的玩家則相對(duì)分散，除了三星、美光、海力士之外（三星已在2021年Q4確定停產(chǎn)DDR2，同時(shí)三星及海力士計(jì)劃逐步退出DDR3市場(chǎng)），還包含南亞科、華邦等公司。

主流DRAM技術(shù)演進(jìn)

DDR1-DDR6

目前已推出的DDR1-DDR5是由固態(tài)技術(shù)協(xié)會(huì)（JEDEC）制定的產(chǎn)品標(biāo)準(zhǔn)。從DDR1到DDR5演變看，DDR的能耗越來(lái)越低，傳輸速度越來(lái)越快、存儲(chǔ)容量也越來(lái)越大；而從制程工藝的進(jìn)展來(lái)看，早前產(chǎn)品的更新時(shí)間大致在3到5年更新一代，在步入20nm以內(nèi)的制程后，DDR在制程上的突破進(jìn)展呈現(xiàn)放緩趨勢(shì)。

全球半導(dǎo)體觀察根據(jù)公開信息整理

不同于半導(dǎo)體其他工藝直接使用確切數(shù)字表達(dá)制程的方法，存儲(chǔ)行業(yè)近年通常使用1X、1Y、1Z、1α、1β、1γ之類的術(shù)語(yǔ)表達(dá)制程。對(duì)此，美光表示，這種改變很大程度上是因?yàn)榇_切的數(shù)字與性能沒(méi)有很好的相關(guān)性。電路結(jié)構(gòu)是三維的，使用線性的衡量方式并不適合。

業(yè)界認(rèn)為，10nm~20nm系列制程至少包括六代，1X大約等同于19nm，1Y約等同于18nm，1Z大約為16-17nm，1α、1β、1γ則對(duì)應(yīng)12—14nm（15nm以下）。

據(jù)悉，三星電子、SK海力士和美光已在2016~2017年期間進(jìn)入1Xnm階段，2018~2019年進(jìn)入1Ynm階段，2020年后進(jìn)入1Znm階段。目前，各大廠家繼續(xù)向10nm逼近，目前最新的1αnm仍處于10+nm階段。

全球半導(dǎo)體觀察根據(jù)公開信息整理

從過(guò)往歷史看，每代DDR新標(biāo)準(zhǔn)發(fā)布后都需要經(jīng)過(guò)2年左右的優(yōu)化，才能實(shí)現(xiàn)性能的較為全面的穩(wěn)定提升，而后實(shí)現(xiàn)對(duì)上一代產(chǎn)品的市場(chǎng)替代則可能需要3到5年的時(shí)間。業(yè)界數(shù)據(jù)顯示，DDR3和DDR4都享有大約7年的生命周期。DDR4存儲(chǔ)器標(biāo)準(zhǔn)于2012年發(fā)布，而其初代產(chǎn)品則于2014年入市，直到2016年才實(shí)現(xiàn)了市場(chǎng)份額的大幅提升。

對(duì)于最新一代的DDR5而言，其最新款產(chǎn)品產(chǎn)能還處于爬坡期，售價(jià)還較高，性能也未發(fā)展到最優(yōu)。業(yè)界預(yù)測(cè)今年將是DDR5的預(yù)熱年，而從明年開始，DDR5滲透率將大幅提升。并且由于DDR技術(shù)愈發(fā)成熟，DDR5的保質(zhì)期或比DDR4長(zhǎng)。

從推出DDR5標(biāo)準(zhǔn)至今已有兩年時(shí)間，JEDEC最近也對(duì)DDR5標(biāo)準(zhǔn) (JESD79-5A)進(jìn)行了更新，包括密集型云和企業(yè)數(shù)據(jù)中心應(yīng)用驅(qū)動(dòng)的需求要求，為開發(fā)人員提供了兩倍的性能和大大提高的能效。為了更高的密度和更高的性能，DDR5有望采用最先進(jìn)的DRAM單元技術(shù)節(jié)點(diǎn)，例如D1z或D1a (D1α)代，這是10納米級(jí)DRAM節(jié)點(diǎn)的第3代或第4代。DDR5內(nèi)存包含多項(xiàng)創(chuàng)新和新的DIMM架構(gòu)，可實(shí)現(xiàn)速度等級(jí)跳躍并支持未來(lái)擴(kuò)展。

隨著DDR5內(nèi)存逐漸進(jìn)入市場(chǎng)，三星又已在馬不停蹄的開發(fā)下一代DDR6內(nèi)存，并預(yù)計(jì)在2024年之前完成設(shè)計(jì)。在今年7月召開的研討會(huì)上，三星證實(shí)將采用MSAP技術(shù)研發(fā)加強(qiáng)下一代DDR6內(nèi)存的電路連接，并將適應(yīng)DDR6內(nèi)存中增加的層數(shù)。就規(guī)格而言，DDR6內(nèi)存的速度將是現(xiàn)有DDR5內(nèi)存的兩倍，傳輸速度可達(dá)12800 Mbps（JEDEC），超頻后的速度可超過(guò)17000 Mbps。

哪一條會(huì)是DRAM的

未來(lái)演進(jìn)之路？

由于現(xiàn)存的DRAM技術(shù)正不斷逼近當(dāng)前技術(shù)材料和工藝使用的基本物理極限，關(guān)于DDR6技術(shù)亦或是DRAM的未來(lái)技術(shù)探討遠(yuǎn)不止于此，以下將對(duì)EUV光刻、HBM、3D DRAM、無(wú)電容DRAM技術(shù)進(jìn)行說(shuō)明。

確信的一步，EUV光刻機(jī)的成熟運(yùn)用

對(duì)于DRAM廠商而言，利用EUV光刻機(jī)邁入到10nm工藝路線已經(jīng)成為確信的一步，目前三星、SK海力士和美光三大DRAM廠商已先后采納EUV技術(shù)。

TrendForce集邦咨詢分析師吳雅婷表示，使用EUV光刻技術(shù)是DRAM制程微縮的必經(jīng)之路，具體有三大好處：

一是可以使DRAM制程進(jìn)一步微縮至15nm以下；

二是通過(guò)更先進(jìn)制程的遞進(jìn)，單顆顆粒的容量向上提升至16Gb或更高；

三是生產(chǎn)制程時(shí)間縮短，因?yàn)槠湟毓獾牡罃?shù)可以減少。

三星最早引入EUV光刻。2020年3月，三星率先使用EUV光刻技術(shù)，同年10月便開始批量生產(chǎn)基于EUV的14nm DRAM。在此過(guò)程中，三星將其最先進(jìn)的14nm DDR5上的EUV層數(shù)從兩層增加到了五層DRAM工藝。今年2月，三星官方表示其基于極紫外（EUV）光刻技術(shù)的1z-nm工藝的DRAM已完成了量產(chǎn)。業(yè)界消息顯示，三星還將繼續(xù)為下一代DRAM增加EUV步驟，其三星的P3工廠也將采用EUV工藝生產(chǎn)10nm DRAM。

SK海力士引入EUV是在2021年。2021年2月，SK海力士完成首個(gè)用于DRAM的EUV晶圓廠M16，正式引入了EUV光刻設(shè)備。2021年7月，SK海力士宣布量產(chǎn)了1a nm工藝的8千兆的LPDDR4 EUV DRAM。

官方消息顯示，與第三代1z nm內(nèi)存芯片相比，1a技術(shù)在相同的晶圓面積下，生產(chǎn)的芯片數(shù)量可以增加25%。此外，2021年SK海力士還發(fā)布了據(jù)稱是業(yè)界性能最高的DDR5 DRAM，作為海力士的第三代高帶寬內(nèi)存，該芯片被稱為HBM3。

對(duì)比前兩家的早早加碼EUV，美光方面則稍晚一些。據(jù)外媒此前消息，美光計(jì)劃從2024年將EUV納入DRAM開發(fā)路線圖，結(jié)合今年6月美光董事長(zhǎng)盧東暉的發(fā)言，其A3廠將會(huì)在今年下半年導(dǎo)入EUV設(shè)備，為美光1γ DRAM早日量產(chǎn)預(yù)做準(zhǔn)備。

值得注意的是，與三星和SK海力士相比，美光在2021年便推出了其1anm內(nèi)存節(jié)點(diǎn)DRAM，推出該工藝時(shí)，美光依舊未使用EUV光刻技術(shù)，美光稱其存儲(chǔ)密度比之前的1z nm節(jié)點(diǎn)DRAM提高40%。

廠商對(duì)于EUV設(shè)備何時(shí)引入的考量的重點(diǎn)還在于成本。公開消息顯示，ASML正在著手研發(fā)的新旗艦光刻機(jī)造價(jià)十分高昂，價(jià)值便達(dá)到4億美元（約合人民幣26.75億元）。現(xiàn)下尖端DRAM是基于大約12~15納米的最小節(jié)點(diǎn)，這時(shí)引入EUV光刻機(jī)時(shí)機(jī)已經(jīng)成熟。

挑戰(zhàn)極限，3D DRAM有望接棒

EUV光刻機(jī)解決的僅僅是眼下的難題，面對(duì)當(dāng)下的瓶頸，DRAM廠商的長(zhǎng)遠(yuǎn)命題是材料和架構(gòu)的突破。

當(dāng)下，努力通過(guò)遷移到3D來(lái)顛覆平面DRAM技術(shù)成為了DRAM廠商解決困境的共識(shí)，這便是3D DRAM技術(shù)，其甚至被稱之為未來(lái)十年的命題。

DRAM工藝之所以提升越來(lái)越難，還需要回歸到它的結(jié)構(gòu)上。DRAM是基于一個(gè)晶體管和一個(gè)電容器的存儲(chǔ)單元。其擴(kuò)展是在一個(gè)平面上，將每個(gè)存儲(chǔ)單元像拼圖一樣拼接起來(lái)。要想提升DRAM工藝，電容器的縮放是一個(gè)挑戰(zhàn)。另一個(gè)挑戰(zhàn)是電容到數(shù)字線的電荷共享，要考慮用多少時(shí)間將電荷轉(zhuǎn)移到數(shù)字線上、數(shù)字線有多長(zhǎng)。

既然在一個(gè)平面內(nèi)塞入更多存儲(chǔ)單元很困難，那么將多個(gè)平面疊起來(lái)行不行？這就是3D DRAM，一種將存儲(chǔ)單元堆疊至邏輯單元上方，以實(shí)現(xiàn)在單位晶圓面積上產(chǎn)出更多產(chǎn)量的新型存儲(chǔ)方式。除了晶圓的裸晶產(chǎn)出量增加外，使用3D堆疊技術(shù)也能因?yàn)榭芍貜?fù)使用儲(chǔ)存電容而有效降低 DRAM的單位成本。

3D堆疊技術(shù)可在NAND發(fā)展上有所借鑒，3D NAND Flash早在2015年就已步入3D堆疊，并開始朝著200+層堆疊過(guò)渡，然而DRAM市場(chǎng)卻仍處于探索階段，為了使3D DRAM能夠早日普及并量產(chǎn)，各大廠商和研究院所也在努力尋找突破技術(shù)。

曲線突圍路徑，突破這堵內(nèi)存墻

另外，許多廠商也對(duì)內(nèi)存處理方法進(jìn)行了研究。據(jù)悉，當(dāng)前的數(shù)據(jù)處理方案依賴于數(shù)據(jù)存儲(chǔ)與數(shù)據(jù)處理分離的體系結(jié)構(gòu)，這需要不斷地在內(nèi)存中來(lái)回傳輸信息，較為耗費(fèi)時(shí)間和精力，且隨著當(dāng)下數(shù)據(jù)以指數(shù)函數(shù)陡升下，性能成本也不斷上升。

突破內(nèi)存墻的設(shè)想便是通過(guò)開發(fā)不同的接口和協(xié)議，從而顯著提高信息傳輸?shù)男省Ｆ渲行滦蛢?nèi)存處理技術(shù)HBM（High Bandwidth Memory，高帶寬存儲(chǔ)器）技術(shù)以及作為“外部存儲(chǔ)器”互連而獲得采用的Compute Express Link（CXL）在當(dāng)下獲得的認(rèn)可度較高。

HBM技術(shù)是通過(guò)TSV技術(shù)進(jìn)行芯片堆疊，以增加吞吐量并克服單一封裝內(nèi)帶寬的限制。其能充分利用空間并縮小面積，并且突破了內(nèi)存容量與帶寬瓶頸。其也因?yàn)镈RAM和CPU/GPU物理位置的接近使得速度進(jìn)一步提升。業(yè)界消息顯示，目前HBM2在很大程度上是GDDR6的競(jìng)爭(zhēng)對(duì)手。不過(guò)從長(zhǎng)遠(yuǎn)看，因?yàn)?D在制造上接近天花板，DRAM仍有很強(qiáng)的3D化趨勢(shì)。

CXL則是一種開放標(biāo)準(zhǔn)的行業(yè)支持的緩存一致性互連，用于處理器、內(nèi)存擴(kuò)展和加速器的鏈接。從本質(zhì)上講，CXL技術(shù)維護(hù)CPU內(nèi)存空間和連接設(shè)備上的內(nèi)存之間的內(nèi)存一致性，這可以實(shí)現(xiàn)資源共享（或池化）以獲得更高的性能，降低軟件堆棧的復(fù)雜性，并降低整體系統(tǒng)成本。簡(jiǎn)單而言就是可以提供更大的內(nèi)存空間，目前在這一塊上的玩家主要有三星、英特爾、SK海力士等。

新的研究方向，無(wú)電容DRAM

除了以上所述技術(shù)外，業(yè)界近年也開始在無(wú)電容技術(shù)方面下功夫，試圖借此解決目前的難題。關(guān)于無(wú)電容，早有Dynamic Flash Memory、VLT技術(shù)、Z-RAM等技術(shù)出現(xiàn)，但日前，美國(guó)和比利時(shí)的獨(dú)立研究小組IMEC在2021 IEDM上展示了一款全新的無(wú)電容器DRAM，這種新型的DRAM基于IGZO（indium-gallium-zinc-oxide）可以完全兼容300mm BEOL （back-end-of-line），并具有>103s保留和無(wú)限 (>1011) 耐久性。

總體而言，無(wú)論是哪種方法，均遵循著兩種路徑，要么是在先進(jìn)封裝上下功能，要么是在先進(jìn)制程上苦心鉆研。兩條路徑相輔相成，缺一不可。

結(jié) 語(yǔ)

DRAM存儲(chǔ)早已滲透到現(xiàn)代生活的方方面面，當(dāng)下所有以數(shù)據(jù)為中心的基礎(chǔ)設(shè)施都迫切需要更高級(jí)智慧的半導(dǎo)體內(nèi)存和存儲(chǔ)技術(shù)，這也是DRAM為何吸引如此之多目光的原因，其深刻關(guān)乎著未來(lái)相關(guān)技術(shù)前進(jìn)的步伐。技術(shù)發(fā)展日新月異，但是總能從歷史的車輪中看到其行進(jìn)的道路。當(dāng)下DRAM又走到了技術(shù)發(fā)展的十字路口，不破不立，未來(lái)DRAM將會(huì)走向何方呢，我們拭目以待。

審核編輯 ：李倩