芯和設(shè)計訣竅概述 如何使用3DIC Compiler實現(xiàn)Bump Planning
簡介
3DIC Compiler具有強大的Bump Planning功能。它可在系統(tǒng)設(shè)計初期階段沒有bump library cells的情況下，通過定義pseudo bump region patterns、創(chuàng)建bump regions以及填充pseudo bumps、創(chuàng)建Bumps的連接關(guān)系、為不同net的Bumps著色等操作，快速實現(xiàn)bump原型創(chuàng)建以及復(fù)雜bump規(guī)劃設(shè)計。
本視頻將展示在沒有bump library cells的情況下，3DIC Compiler 如何在GUI界面使用“pseudo” bumps 快速實現(xiàn)Bump Planning，流程包括：
定義bump region patterns
創(chuàng)建bump regions以及填充pseudo bumps
快速assign nets到對應(yīng)的Bumps
為不同net的Bumps著色
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
3DIC
+關(guān)注
關(guān)注
3文章
86瀏覽量
19703 -
芯和半導(dǎo)體
+關(guān)注
關(guān)注
0文章
117瀏覽量
31741
原文標題：【芯和設(shè)計訣竅視頻】如何使用3DIC Compiler實現(xiàn)Bump Planning
文章出處：【微信號：Xpeedic，微信公眾號：Xpeedic】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
行芯科技揭示先進工藝3DIC Signoff破局之道
學(xué)術(shù)會議”上，行芯科技CEO賀青博士基于最近與Top設(shè)計公司合作成功流片的先進工藝3DIC項目經(jīng)驗，發(fā)表了題為《面向3DIC的Signoff挑戰(zhàn)與行芯科技創(chuàng)新策略》的演講，為行業(yè)帶來了
混合鍵合工藝介紹
所謂混合鍵合（hybrid bonding），指的是將兩片以上不相同的Wafer或Die通過金屬互連的混合鍵合工藝，來實現(xiàn)三維集成，在Hybrid Bonding前，2D，2.5D及3D封裝都是采用
深入探索：晶圓級封裝Bump工藝的關(guān)鍵點
實現(xiàn)芯片與外部電路電氣連接的關(guān)鍵結(jié)構(gòu)。本文將深入解析晶圓級封裝Bump工藝的關(guān)鍵點，探討其技術(shù)原理、工藝流程、關(guān)鍵參數(shù)以及面臨的挑戰(zhàn)和解決方案。
將2.5D/3DIC物理驗證提升到更高水平
(InFO) 封裝這樣的 3D 扇出封裝方法，則更側(cè)重于手機等大規(guī)模消費應(yīng)用。此外，所有主流設(shè)計公司、晶圓代工廠和封測代工廠 (OSAT) 都在投資新一代技術(shù)——使用硅通孔 (TSV) 和混合鍵合的真正裸片堆疊。
芯華章發(fā)布新一代FPGA原型驗證系統(tǒng)HuaPro P3
近日，芯華章正式推出了其新一代高性能FPGA原型驗證系統(tǒng)——HuaPro P3。這款系統(tǒng)集成了最新一代的可編程SoC芯片，并配備了芯華章自主研發(fā)的HPE Compiler工具鏈，為用戶
芯和半導(dǎo)體邀您相約IIC Shenzhen 2024峰會
芯和半導(dǎo)體將于11月5-6日參加在深圳福田會展中心7號館舉辦的國際集成電路展覽會暨研討會(IIC Shenzhen 2024)，并在DesignCon專區(qū)中展示其3DIC Chiplet先進封裝一體化EDA設(shè)計平臺的最新解決方案。
天馬微電子受邀出席DIC EXPO 2024
DIC EXPO 2024在陪伴中國顯示產(chǎn)業(yè)走過14個春秋之際，DIC系列會展活動將于下周引爆年度顯示盛典，以全球顯示產(chǎn)業(yè)交流合作的紐帶，助力產(chǎn)業(yè)可持續(xù)化健康發(fā)展。
新思科技7月份行業(yè)事件
新思科技宣布推出面向英特爾代工EMIB先進封裝技術(shù)的可量產(chǎn)多裸晶芯片設(shè)計參考流程，該流程采用了Synopsys.ai EDA全面解決方案和新思科技IP。此外，新思科技3DSO.ai與新思科技3DIC
新思科技攜手英特爾推出可量產(chǎn)Multi-Die芯片設(shè)計解決方案
提供了一個統(tǒng)一的協(xié)同設(shè)計與分析解決方案，通過新思科技3DIC Compiler加速從芯片到系統(tǒng)的各個階段的多裸晶芯片設(shè)計的探索和開發(fā)。此外，新思科技3DSO.ai與新思科技3DIC
天馬斬獲“DIC國際顯示技術(shù)創(chuàng)新大獎”
近日，在備受矚目的DIC EXPO 2024國際(上海)顯示技術(shù)及應(yīng)用創(chuàng)新展上，天馬展出多項健康顯示技術(shù)，并憑借卓越的視覺體驗與技術(shù)創(chuàng)新，斬獲“DIC國際顯示技術(shù)創(chuàng)新大獎”，全面展示出了天馬在健康
新思科技面向英特爾代工推出可量產(chǎn)的多裸晶芯片設(shè)計參考流程，加速芯片創(chuàng)新
3DIC Compiler協(xié)同設(shè)計與分析解決方案結(jié)合新思科技IP，加速英特爾代工EMIB技術(shù)的異構(gòu)集成 摘要： 新思科技人工智能（AI）驅(qū)動型多裸晶芯片（Multi-die）設(shè)計參考流程已擴展至
發(fā)表于 07-09 13:42
?956次閱讀
維信諾斬獲2024 DIC AWARD 7項大獎
7月3日，2024 DIC AWARD國際顯示技術(shù)創(chuàng)新大獎頒獎典禮在上海舉行。本屆DIC 展會，維信諾國內(nèi)首發(fā)多款顯示器件產(chǎn)品，全場景顯示應(yīng)用終端新品齊亮相，一舉斬獲7項DIC AWA
京東方攜創(chuàng)新顯示技術(shù)亮相DIC 2024
7月2日至5日，2024年中國國際顯示產(chǎn)業(yè)高峰論壇暨國際顯示技術(shù)及應(yīng)用創(chuàng)新展（DIC 2024）在上海隆重舉辦。
天馬攜多款創(chuàng)新型顯示產(chǎn)品強勢亮相DIC EXPO 2024
在科技日新月異的今天，顯示技術(shù)作為連接人與信息的橋梁，其創(chuàng)新與發(fā)展一直備受矚目。2024年7月3日，DIC EXPO 2024國際（上海）顯示技術(shù)及應(yīng)用創(chuàng)新展在上海新國際博覽中心盛大開幕，為全球顯示技術(shù)的創(chuàng)新與發(fā)展提供了重要的交流平臺。
工商網(wǎng)監(jiān)
評論