1簡介

高密度先進封裝 (HDAP) 在各種最終用戶應用中的采用率持續攀升。使用中介層（硅或有機）的 2.5D 集成電路 (IC) 設計通常針對高端應用，如軍事、航空航天和高性能計算，而類似臺積電集成扇出 (InFO) 封裝這樣的 3D 扇出封裝方法，則更側重于手機等大規模消費應用。此外，所有主流設計公司、晶圓代工廠和封測代工廠 (OSAT) 都在投資新一代技術——使用硅通孔 (TSV) 和混合鍵合的真正裸片堆疊。

圖：HDAP 技術

伴隨 HDAP 設計的使用，電子設計自動化 (EDA) 對 HDAP 驗證的支持也在同步發展。HDAP 驗證解決方案解決了與 HDAP 驗證相關的多個問題：

用于封裝設計的裝配設計套件 (ADK) 的開發

用于先進封裝的裝配級 LVS 的概念和要求

用于先進封裝的布線后模擬仿真與數字靜態時序分析 (STA) 流程

在考慮裸片、封裝和裸片/封裝接口寄生效應的同時生成 HDAP 系統級連接關系的選項

解決 3DIC 驗證方法中面臨的數據不完整挑戰的驗證選項

最簡單形式的 HDAP 物理驗證由兩項主要要求組成：

連接關系：驗證多個裸片通過封裝/中介層布線正確連接

對齊：驗證多個裸片在封裝/中介層頂面按預期對齊

2.5/3DIC 物理驗證的這項基本定義通常被認為是公認的，這意味著最終客戶和生態系統合作伙伴（晶圓代工廠/OSAT 和 EDA 公司）都知道并理解基本要求。事實上，生態系統合作是開發 3DIC 物理驗證設計套件作為封裝 ADK 起點的驅動力。

但是，隨著 3DIC 技術的進步和設計公司不斷構建更復雜的 HDAP 設計，物理驗證需求日漸擴大。這類先進物理驗證要求將 3DIC 物理驗證提升到更高水平。為了跟上步伐，EDA 供應商正在擴展其 3DIC 驗證工具和策略方面的能力。

2Calibre 3DSTACK 物理驗證

Calibre 3DSTACK 工具是專為 2.5/3DIC 和封裝設計而開發的自動化物理驗證系統。它已在整個生態系統中被 OSAT、晶圓代工廠和設計公司廣泛采用，并支持許多裸片封裝設計（包括西門子自己的硬件加速器技術）成功進入市場，同時避免了昂貴的重新設計。利用 Calibre 3DSTACK 工具，設計人員可以對任意工藝節點的完整多裸片系統執行 signoff 設計規則檢查 (DRC) 和 LVS 驗證，而無需中斷當前的工具流程，也不需要新的數據格式。

作為持續提高工具和驗證過程的效率及準確性的舉措之一，關鍵的對齊檢查功能得到了強化，并增加了創新的預檢模式，以支持設計人員在運行 signoff 之前查找并消除選定的錯誤。

裸片/中介層對齊檢查

對齊檢查是 3DIC 驗證期間執行的基本步驟之一。Calibre 3DSTACK 重疊和中心檢查都能驗證位于封裝/中介層頂面的多個裸片是否按預期對齊。重疊檢查確定兩個交互裸片的焊盤之間是否有足夠的重疊，而中心檢查則分析焊盤對的中心，以檢查是否有任何錯位。雖然這兩種檢查都能準確涵蓋對齊檢查的基本要求，但調試和修復這些檢查所識別的錯誤可能頗具挑戰性。

圖：基本重疊和中心檢查

中介層至裸片檢查中的誤報

對于在中介層頂面有多個裸片的 2.5D 裝配或設計而言，基本重疊或中心檢查一次僅檢測/檢查一個裸片，這可能導致實際被其他裸片覆蓋的中介層焊盤出現誤報。

圖：基本重疊檢查中由于布置在中介層上

但未包括在檢查范圍內的額外裸片而導致的誤報

增強型重疊和中心檢查會自動檢測與給定中介層交互的所有裸片，并且一次檢查中介層焊盤與所有裸片焊盤的重疊/中心，從而消除這類誤報。

圖：添加智能功能消除了

增強型重疊和中心檢查由于多個裸片而導致的誤報

雖然基本檢查和增強型檢查具有相同的名稱，但它們的語法不同。當一個裝配中的兩個交互級別只有一個裸片時，基本檢查功能就足夠了。但是，當中介層的同一級別（即同一層中）具有多個裸片時，應使用增強型檢查。

調試中心檢查錯位錯誤

即使沒有誤報，調試中心檢查錯誤也可能頗具挑戰性，尤其當違規是由于輕微錯位引起時。設計人員必須手動計算兩個焊盤上的凸塊中心，并測量差異以糾正錯誤。

為了簡化中心檢查錯位錯誤的調試，Calibre 3DSTACK 為增強型中心檢查提供了一種功能，生成指向用于測量的焊盤中心的特殊標記/提示，從而使錯位在調試過程中變得明晰可見。

圖：用于中心檢查錯位錯誤的標記

有助于設計人員快速、準確地調試這些錯誤

用于帶有文本的凸塊的中心檢查

傳統上，設計團隊會對指定裸片層的所有凸塊/焊盤應用中心檢查。但是，設計人員通常對檢測帶有文本的凸塊中的錯位特別感興趣，這些凸塊代表用于連接關系目的的管腳。

基本的中心檢查不會執行這種類型的篩選，但設計人員可利用增強型中心檢查，僅對帶有文本的焊盤應用中心檢查。

圖：設計人員可利用選擇性篩選

僅對帶有文本的焊盤應用中心檢查

33DIC 物理驗證的數據準備

許多設計團隊在 3DIC 驗證流程中面臨的挑戰之一是，有效地管理不完整的數據和不正確的設置。這些問題可能各不相同，包括：輸入中缺失數據，缺失對齊檢查導致未被檢測到的裸片到裸片對齊問題，以及系統級設計缺陷導致高錯誤數的系統性問題。系統性問題包括版圖和源之間的管腳名稱差異，或規則集中的文本附件語句缺失/定義錯誤等，這兩種問題都會產生虛假的連接關系檢查違規，需要進行不必要的調試迭代。

為了極大限度減少這些影響，Calibre 3DTSTACK 工具提供了一種創新的預檢模式，設計人員可利用此模式在調用 Calibre 3D STACK signoff 運行之前捕獲任何明顯的設置/數據問題。盡管裸片在 3D 堆疊階段之前已完成流片，但這種預檢模式有助于在 Calibre 3DSTACK signoff 運行前捕捉任何早期、系統性的系統級/多裸片集成問題。Calibre 3DSTACK 預檢模式包括多個用于檢測數據和設置問題的過程。

源網表檢查

源網表檢查檢測并報告源網表語法問題，并驗證源到版圖的正確映射。版圖與源裸片之間缺少映射定義或映射定義不正確，可能導致流程終止和/或產生虛假的連接關系檢查違規。

檢查帶有文本的焊盤

在 Calibre 3DSTACK 規則集中，設計人員定義了與表示裸片管腳的層之間的文本關聯。每個管腳由端口-焊盤（用戶指定的層上的幾何形狀）表示，并附有相同的文本標簽。預檢模式可檢測多個與焊盤相關的問題：

未附加文本的焊盤

附加多個文本的焊盤

與任何焊盤無關的文本標簽（與用戶指定的管腳層的幾何形狀沒有任何重疊）

這些問題如未解決，將會在 Calibre 3DSTACK signoff 運行中造成連接關系檢查違規。

缺失或額外端口檢查

缺失或額外端口檢查確定版圖和源網表中的裸片管腳是否匹配，并報告版圖中的任何缺失或額外端口。造成這種錯誤的原因有多種：規則集中不正確的文本關聯語句，缺失焊盤，管腳名稱拼寫錯誤等。在早期檢測并修復這些問題，可大幅減少 signoff 運行期間的調試時間。

規則集覆蓋率

規則集覆蓋率分析裸片堆疊（裝配）并自動檢測裸片到裸片交互。如果規則集中缺失了任何裸片到裸片交互，它會建議逐一檢查每個裸片或交互的裸片對。這些建議可確保規則集針對裝配驗證提供完全覆蓋，防止未被檢測到的任何違規（對齊情況或連接關系）。

中介層電源和接地短路檢查

中介層電源和接地短路檢查可針對用戶為中介層裸片指定的電源和接地網絡應用開路/短路檢查，以幫助設計人員更快地找到根本原因。電源/接地連接關系檢查中的違規往往是最難調試的，因為電源和接地網絡會穿過裝配中的所有裸片，并覆蓋設計中的很大面積，這使得查找真正導致短路的幾何形狀成為一個真正的挑戰。

解決所有問題并應用 Calibre 3DSTACK 預檢模式報告的所有建議，有助于設計團隊大幅縮短 signoff 運行中的調試時間。

4結語

隨著封裝設計的持續發展，驗證要求和挑戰如影相隨。設計人員即使在處理最復雜的多裸片、多小芯片堆疊配置時，也可以使用 Calibre 3DSTACK 3DIC 驗證的增強檢查功能，快速輕松地驗證物理裸片是否正確布局，以確保正確的連接關系和電氣行為。設計團隊可利用預檢模式，在調用 Calibre 3DSTACK signoff 運行之前查找并更正基本實現差錯和系統性錯誤，從而消除不必要的調試迭代，并加快整體封裝驗證流程。

此外，與西門子 Xpedition Package Designer (XPD) 和 Xpedition Substrate Integrator (XSI) 工具的集成有助于加快實現速度，與此同時，與業界領先的寄生參數提取工具的結合，還可以捕獲裸片或封裝接口之間的耦合。通過擴展其他傳統 IC 驗證工具，如可靠性驗證，來識別和解決封裝問題，設計公司能夠進一步提高其產品的市場價值。展望未來，與布局規劃、布局布線、可靠性驗證以及電源、熱和應力分析等其他工具的集成，將為 HDAP 行業提供一種自動化程度更高的設計到制造模式。