“always”關鍵字意味著這個語句塊“總是”一直執行。大多數時候“always”后面跟一個邊沿事件或者延遲。
always后面不能0延遲,不然仿真會一直hang,例如下面這行代碼:
always clk = !clk; //zero delay loop. Simulation
will get stuck at time 0
always #10 clk = !clk; //correct time control
在實際的項目當中“always” 后面經常跟著一個邊沿事件上升沿或者下降沿。
always @(posedge) always @(negedge )
但問題是,你真的清楚posedge和negedge的準確定義么?
實際上:
posedge意味著
0->1, 0-> x, 0-> z, x->1, z->1
negedge意味著
1->0, x->0, z->0, 1->x, 1->z
還有一種不那么常見的寫法就是即對上升沿又對下降沿敏感:
always @(edge clk) begin ... end
或者
always @(clk) begin ... end
審核編輯:湯梓紅
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
Verilog
+關注
關注
28文章
1351瀏覽量
110401 -
System
+關注
關注
0文章
165瀏覽量
37080 -
代碼
+關注
關注
30文章
4828瀏覽量
69064
原文標題:SystemVerilog中的“always”語句塊
文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
initial和always兩者的關系分析
兩者的關系 一個程序塊可以有多個initial和always過程塊。每個initial和always說明語句在仿真的一開始同時立即開始執行;
SystemVerilog中對于process的多種控制方式
Block,也就是語句塊,SystemVerilog提供了兩種類型的語句塊,分別是begin…end為代表的順序
systemverilog的決策語句if…else語句介紹
決策語句(Decision statements)允許程序塊的執行流程根據設計中信號的當前值分支到特定語句。
決策語句允許程序塊的執行流程
SystemVerilog case語句與C switch語句類似,但有重要區別。SystemVerilog不能使用break語句(C使用b
數字硬件建模SystemVerilog-組合邏輯建模(1)連續賦值語句
SystemVerilog有三種在可綜合RTL級別表示組合邏輯的方法:連續賦值語句、always程序塊和函數。接下來幾篇文章將探討每種編碼風格,并推薦最佳實踐編碼風格。
什么是SystemVerilog-決策語句-if-else語句?
決策語句(Decision statements)允許程序塊的執行流程根據設計中信號的當前值分支到特定語句。SystemVerilog有兩個主要的決策
Python中什么是語句塊
。Python將一個tab字符解釋為到下一個tab字符位置的移動,而一個tab字符位置為8個空格,但是標準且推薦的方式是只用空格,尤其是在每個縮進需要4個空格的時候。 在Python中,英文版冒號(:)用來標識語句塊的開始,
SystemVerilog:處理信號雙驅動問題解析
在SystemVerilog中,類型可以分為線網(net)和變量(variable)。線網的賦值設定與Verilog的要求相同,即線網賦值需要使用連續賦值語句(assign),而不應該出現在過程
assign語句和always語句的用法
Assign語句和Always語句是在硬件描述語言(HDL)中常用的兩種語句,用于對數字電路建模和設計。Assign語句用于連續賦值,而
評論