“always”關鍵字意味著這個語句塊“總是”一直執行。大多數時候“always”后面跟一個邊沿事件或者延遲。
always后面不能0延遲,不然仿真會一直hang,例如下面這行代碼:
always clk = !clk; //zero delay loop. Simulation
will get stuck at time 0
always #10 clk = !clk; //correct time control
在實際的項目當中“always” 后面經常跟著一個邊沿事件上升沿或者下降沿。
always @(posedge) always @(negedge )
但問題是,你真的清楚posedge和negedge的準確定義么?
實際上:
posedge意味著
0->1, 0-> x, 0-> z, x->1, z->1
negedge意味著
1->0, x->0, z->0, 1->x, 1->z
還有一種不那么常見的寫法就是即對上升沿又對下降沿敏感:
always @(edge clk) begin ... end
或者
always @(clk) begin ... end
審核編輯:湯梓紅
-
Verilog
+關注
關注
29文章
1366瀏覽量
111923 -
System
+關注
關注
0文章
166瀏覽量
37603 -
代碼
+關注
關注
30文章
4891瀏覽量
70313
原文標題:SystemVerilog中的“always”語句塊
文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
initial和always兩者的關系分析
SystemVerilog中對于process的多種控制方式
systemverilog的決策語句if…else語句介紹
決策語句允許程序塊的執行流程
數字硬件建模SystemVerilog-組合邏輯建模(1)連續賦值語句
什么是SystemVerilog-決策語句-if-else語句?

Python中什么是語句塊
SystemVerilog:處理信號雙驅動問題解析

評論