盗墓笔记全集,有声小说在线收听网,大主宰txt全集下载

如何將DS2172/DS21372 BERT連接至達拉斯半導體的所有T1/E1成幀器和單芯片收發器（SCT）。

介紹

本應用筆記介紹了如何將達拉斯BERT連接到達拉斯成幀器/單芯片收發器（SCT）。本應用說明適用于以下產品：

T1 成幀器	E1 成幀器	T1 SCT	E1 SCT	T1/E1 SCT
DS2141	DS2143	DS2151	DS2153	DS2156
DS21Q41	DS21Q43	DS2152	DS2154	DS2155
DS21Q42	DS21Q44	DS21352	DS21354	DS21Q55
DS21FF42	DS21FF44	DS21552	DS21554	DS21455
DS21FT42	DS21FT44	DS21Q552	DS21Q554	DS21458
		DS21Q352	DS21Q354

常規配置

圖1所示電路描述了將DS2172/DS21372誤碼率測試儀（BERT）連接至達拉斯半導體T1/E1成幀器和單芯片收發器系列的方法。此圖說明了如何在實際系統中使用BERT，使用多路復用器來確定是將系統置于測試模式并使用BERT，還是禁用BERT并發送正常數據。DS2172/DS21372的接收側可以直接連接到成幀器/SCT的接收數據流。DS21372是DS2172的3.3V版本。

poYBAGO8wZiAEX5FAAAoaQ5Yv8I081.gif?imgver=1

圖1.成幀器/SCT至DS2172/DS21372接口。

來自成幀器/SCT 的 RCHBLK 和 TCHBLK 輸出用于確定 BERT 發送或接收數據的時隙或頻段。這些引腳使用 RCHBLK/TCHBLK 寄存器進行編程。RCHBLK/TCHBLK 引腳通常為低電平;將寄存器位寫入 1 會將引腳在該時隙內設置為高電壓。在這種配置中，將RCHBLK和TCHBLK引腳設置為高電平可使DS2172/DS21372發送和接收數據。

圖1所示為禁用彈性存儲時的DS21x5y。如果啟用了彈性存儲，用戶將使用系統時鐘（TSYSCLK、RSYSCLK）作為DS2172/DS21372的輸入，而不是RCLK和TCLK。

注意：在T1成幀器/SCT中，TCHBLK/RCHBLK引腳不能配置為在F位位置期間為高電平。這意味著DS2172/DS21372無法在每幀的F位位置獲取數據。E1成幀器/SCT TCHBLK/RCHBLK 可以編程為在整個幀期間為高電平。下面列出的是上面列出的任何 E1 成幀器或任何僅限 E1 的 SCT 的 TCHBLK/RCHBLK 寄存器。

Address (2B to 2E Hex)	(MSB)							(LSB)
RCBR1 (2B)	CH8	CH7	CH6	CH5	CH4	CH3	CH2	CH1
RCBR2 (2C)	CH16	CH15	CH14	CH13	CH12	CH11	CH10	CH9
RCBR3 (2D)	CH24	CH23	CH22	CH21	CH20	CH19	CH18	CH17
RCBR4 (2E)	CH32	CH31	CH30	CH29	CH28	CH27	CH26	CH25

名字	位置	功能
CH1μ32	RCBR1.0μ4.7	接收通道阻塞控制位 0 = 強制 RCHBLK 引腳在此通道時間內保持低電平 1 = 在此通道時間內強制 RCHBLK 引腳為高電平

Address (22 to 25 Hex)	(MSB)							(LSB)
TCBR1 (22)	CH8	CH7	CH6	CH5	CH4	CH3	CH2	CH1
TCBR2 (23)	CH16	CH15	CH14	CH13	CH12	CH11	CH10	CH9
TCBR3 (24)	CH24	CH23	CH22	CH21	CH20	CH19	CH18	CH17
TCBR4 (25)	CH32	CH31	CH30	CH29	CH28	CH27	CH26	CH25

名字	位置	功能
CH1μ32	TCBR1.0μ4.7	發送通道阻塞控制位 0 = 強制 TCHBLK 引腳在此通道時間內保持低電平 1 = 在此通道時間內強制 TCHBLK 引腳為高電平

下面列出的是上面列出的任何 T1 成幀器或任何僅限 T1 的 SCT 的 TCHBLK/RCHBLK 寄存器。

地址（6C 至 6E 十六進制）	（MSB）							（LSB）
RCBR1 （6C）	CH8	CH7	CH6	CH5	CH4	CH3	CH2	CH1
RCBR2 （6D）	CH16	CH15	CH14	CH13	CH12	CH11	CH10	CH9
RCBR3 （6E）	CH24	CH23	CH22	CH21	CH20	CH19	CH18	CH17

名字	位置	功能
CH1μ24	RCBR1.0μ3.7	接收通道阻塞控制位 0 = 強制 RCHBLK 引腳在此通道時間內保持低電平 1 = 在此通道時間內強制 RCHBLK 引腳為高電平

地址（32 到 34 十六進制）	（MSB）							（LSB）
TCBR1 （32）	CH8	CH7	CH6	CH5	CH4	CH3	CH2	CH1
TCBR2 （33）	CH16	CH15	CH14	CH13	CH12	CH11	CH10	CH9
TCBR3 （34）	CH24	CH23	CH22	CH21	CH20	CH19	CH18	CH17

名字	位置	功能
CH1μ24	TCBR1.0μ3.7	發送通道阻塞控制位 0 = 強制 TCHBLK 引腳在此通道時間內保持低電平 1 = 在此通道時間內強制 TCHBLK 引腳為高電平