在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      在Trion上驅(qū)動(dòng)PLL走pllin管腳

      XL FPGA技術(shù)交流 ? 來源：XL科技 ? 作者：XL科技 ? 2023-02-02 13:38 ? 次閱讀

      之前在Trion上一直強(qiáng)調(diào)驅(qū)動(dòng)PLL要走pllin管腳。但是如果在硬件設(shè)計(jì)之時(shí)沒有注意而把PLL輸入管腳放置在普通GPIO也不是完全沒有辦法。

      （1）如果放在了GCLK上，Connection Type設(shè)置成GCLK，PLL的時(shí)鐘源設(shè)置成Core；

      （2）如果放在了普通GPIO上，那Connection Type只能設(shè)置成Normal，同樣PLL的時(shí)鐘源設(shè)置成Core；不過會(huì)有警告信息clock_rule_undefined_name:No clock source defined(xxx)

      Trion驗(yàn)證

      22a1ac72-a2b8-11ed-bfe3-dac502259ad0.png

      22bd22ae-a2b8-11ed-bfe3-dac502259ad0.png

      有警告信息clock_rule_undefined_name:No clock source defined(hdmi_pclk )但是不用管。照用不誤。

      22db9d2e-a2b8-11ed-bfe3-dac502259ad0.png

      22ff9e72-a2b8-11ed-bfe3-dac502259ad0.png

      231cfe54-a2b8-11ed-bfe3-dac502259ad0.png

      在鈦金上同樣可以這樣設(shè)置。

      把DDR_REF_CLK設(shè)置為normal。

      233442d0-a2b8-11ed-bfe3-dac502259ad0.png

      把PLL的參考修改成Core,并輸入時(shí)鐘名DDR_REF_CLK。

      235a439a-a2b8-11ed-bfe3-dac502259ad0.png

      有警告信息clock_rule_undefined_name :No clock source defined(DDR_REF_CLK),但是不用管。照用不誤。

      237d1d52-a2b8-11ed-bfe3-dac502259ad0.png

      方法二：通過clkmux驅(qū)動(dòng)PLL

      2397fd0c-a2b8-11ed-bfe3-dac502259ad0.png

      23cc0458-a2b8-11ed-bfe3-dac502259ad0.png

      審核編輯：劉清

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報(bào)投訴
      • HDMI
        +關(guān)注

        關(guān)注

        33

        文章

        1818

        瀏覽量

        154589
      • pll
        pll
        +關(guān)注

        關(guān)注

        6

        文章

        884

        瀏覽量

        136077
      • GPIO
        +關(guān)注

        關(guān)注

        16

        文章

        1276

        瀏覽量

        53608

      原文標(biāo)題：GPIO驅(qū)動(dòng)PLL的

      文章出處：【微信號：gh_ea2445df5d2a，微信公眾號：FPGA及視頻處理】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏

        評論

        相關(guān)推薦
        熱點(diǎn)推薦

        使用兩塊LTM4613并聯(lián)時(shí)，輸出電壓為6V，PLLIN管腳可以懸空嗎？

        您好，我在使用兩塊LTM4613并聯(lián)時(shí)，輸出電壓為6V，PLLIN管腳可以懸空嗎？
        發(fā)表于 03-05 06:52

        請問AIC3254在PPS上怎么配置PLL與interface?

        AIC3254在PPS上怎么配置PLL與interface?
        發(fā)表于 10-29 06:58

        在quartus上想修改軟核PLL中設(shè)置，為什么打不開啊？

        在quartus上想修改軟核PLL中設(shè)置，為什么打不開啊？想改一改PLL的分頻，打不開pll核。如圖
        發(fā)表于 02-02 16:10

        求助， nidec pll 驅(qū)動(dòng)電機(jī)

        各位大神，我手頭上有一個(gè)nidec的外轉(zhuǎn)子無刷電機(jī)，是pll驅(qū)動(dòng)的，但由于相關(guān)資料太少，目前不能很好的驅(qū)動(dòng)。圖片及管腳說明如圖所示。我現(xiàn)在可以通過在
        發(fā)表于 03-12 09:54

        如何將PLL / BUFPLL保留在我的項(xiàng)目中

        。 和我在我的解串器項(xiàng)目中重復(fù)了這種方法。一切都在行為模擬上運(yùn)行良好，但后置放和路由模擬揭示了一個(gè)重大缺陷。問題在于：1）PLL和BUFPLL的GCLK引腳之間的路由長度的差異，以及2）BUFPLL
        發(fā)表于 07-18 14:15

        請問PCB板上的走線，器件管腳沒有網(wǎng)絡(luò)該怎么辦？

        上網(wǎng)找了些案列，查看的時(shí)候，發(fā)現(xiàn)板子上的走線的網(wǎng)絡(luò)，器件的管腳網(wǎng)絡(luò)都沒有，請問怎么解決這個(gè)問題？
        發(fā)表于 09-19 05:38

        是否可以通過軟件在驅(qū)動(dòng)程序中交換/更改PLL？

        是否可以通過軟件在驅(qū)動(dòng)程序中交換/更改 PLL（IMX8MM_AUDIO_PLL1_OUT、IMX8MM_AUDIO_PLL2_OUT）？目
        發(fā)表于 03-28 08:36

        Altera PLL電源管腳濾波電路圖

        下圖是Altera PLL電源管腳濾波電路圖
        發(fā)表于 08-15 14:15 ?2178次閱讀
        Altera <b class='flag-5'>PLL</b>電源<b class='flag-5'>管腳</b>濾波電路圖

        PCB板上多長的走線才是傳輸線？

        多長的走線才是傳輸線？ 這和信號的傳播速度有關(guān)，在FR4板材上銅線條中信號速度為6in/ns。簡單的說，只要信號在走線上的往返時(shí)間大于信號的
        的頭像 發(fā)表于 11-06 10:25 ?6291次閱讀

        AN-910: 在ADAV801和ADAV803上恢復(fù)DIR PLL運(yùn)行

        AN-910: 在ADAV801和ADAV803上恢復(fù)DIR PLL運(yùn)行
        發(fā)表于 03-21 08:33 ?5次下載
        AN-910: <b class='flag-5'>在</b>ADAV801和ADAV803<b class='flag-5'>上</b>恢復(fù)DIR <b class='flag-5'>PLL</b>運(yùn)行

        在FPGA上編寫的通過SPI總線配置外部PLL芯片AD9518和ADC9268的程序

        在FPGA上編寫的通過SPI總線配置外部PLL芯片AD9518和ADC9268的程序(開關(guān)電源技術(shù)與設(shè)計(jì)潘永雄.pdf)-在FPGA上編寫的
        發(fā)表于 09-16 11:37 ?65次下載
        <b class='flag-5'>在</b>FPGA<b class='flag-5'>上</b>編寫的通過SPI總線配置外部<b class='flag-5'>PLL</b>芯片AD9518和ADC9268的程序

        基于T35F324的FPGA開發(fā)板圖像采集顯示系統(tǒng)方案

        由于Trion的PLL是能輸出3個(gè)時(shí)鐘，因此將2個(gè)PLL都用上了，一個(gè)產(chǎn)生100MHz的系統(tǒng)時(shí)鐘，48/168M的LVDS慢/快時(shí)鐘，另一個(gè)PLL產(chǎn)生DDR的
        發(fā)表于 12-12 12:00 ?2079次閱讀

        Cadence Allegro 22.1-1-3-將網(wǎng)絡(luò)顯示在焊盤、走線、銅皮上

        Cadence Allegro 22.1-1-3-將網(wǎng)絡(luò)顯示在焊盤、走線、銅皮上
        的頭像 發(fā)表于 09-25 09:12 ?5096次閱讀
        Cadence Allegro 22.1-1-3-將網(wǎng)絡(luò)顯示<b class='flag-5'>在</b>焊盤、<b class='flag-5'>走</b>線、銅皮<b class='flag-5'>上</b>

        Trion DSP 原語使用問題 - 1

        ? 在使用Trion乘法器可能會(huì)遇到以下問題： （1）[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'CEA
        的頭像 發(fā)表于 05-20 16:35 ?576次閱讀
        <b class='flag-5'>Trion</b> DSP 原語使用問題 - 1

        PLL用法

        外設(shè)。而這些外設(shè)的設(shè)置都是在interface designer中的。下面以pll的添加為例，對于trion系列的設(shè)置簡單說明。鈦金系列會(huì)稍微的區(qū)別，但是只要了解了一個(gè)，另一個(gè)都是大同小異的。 一
        的頭像 發(fā)表于 06-07 16:18 ?77次閱讀
        <b class='flag-5'>PLL</b>用法
        主站蜘蛛池模板： 男人女人的免费视频网站 | 国产小视频在线免费观看 | 四虎永久在线精品视频免费观看 | 二级片在线 | zsvdy午夜片 爱爱456高清国语在线456 | 全黄h全肉边做边吃奶在线观看 | 求网址你懂的手机在线观看网站 | 色之综综 | 羞羞视频靠逼视频大全 | 午夜伦理片在线观看 | 天堂最新版在线地址 | ccav在线永久免费看 | 中文字幕首页 | 久久天天躁夜夜躁狠狠躁2015 | 色视频线观看在线播放 | 婷婷 综合网站 | 天天鲁天天爽天天视频 | 成年女人免费看一级人体片 | 亚洲一区中文 | 欧美精品一区二区三区视频 | 色婷婷视频在线 | 精品新一区二区三区四区 | 求网址你懂的手机在线观看网站 | 日韩大胆| 天天操天天干天天做 | 亚洲男人天堂手机版 | 来啊mm影院亚洲mm影院 | 两性色午夜视频免费老司机 | 成人网在线观看 | 欧美一级视频免费看 | 日本精品一卡二卡≡卡四卡 | 日韩一级黄色录像 | 1024 在线观看视频免费 | 最好看免费中文字幕2018视频 | 色综合色综合色综合 | 天天做天天添婷婷我也去 | 天天视频国产免费入口 | 欧美一级特黄aaaaaa在线看片 | 成人三级网址 | 欧美卡一卡二卡新区网站 | 欧美宗合网 |