在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA編程技巧系列之輸入輸出偏移約束詳解

FPGA研究院 ? 來(lái)源:FPGA研究院 ? 2023-02-15 11:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 偏移約束的作用

偏移約束(Offset Constraint)用來(lái)定義一個(gè)外部時(shí)鐘引腳(Pad)和數(shù)據(jù)輸入輸出引腳之間的時(shí)序關(guān)系,這種時(shí)序關(guān)系也被稱(chēng)為器件上的Pad-to-Setup或Clock-to-Out路徑。這些約束對(duì)與外部元器件相連的接口十分重要,在這里,需要解釋兩個(gè)術(shù)語(yǔ):

Pad-to-Setup:也被稱(chēng)為OFFSET IN BEFORE約束,是用來(lái)保證外部輸入時(shí)鐘和外部輸入數(shù)據(jù)的時(shí)序滿足FPGA內(nèi)部觸發(fā)器的建立時(shí)間要求的。如下圖TIN_BEFORE約束使得FPGA在進(jìn)行DATA_IN和CLK_SYS布線時(shí)努力保證DATA_IN相對(duì)于CLK_SYS的延時(shí)小于TIN_BEFORE。

Clock-to-Out:也被稱(chēng)為OFFSET OUT AFTER約束,是用來(lái)滿足下游器件建立保持(setup/hold)要求或輸出時(shí)鐘和數(shù)據(jù)之間時(shí)序要求的。

OFFSET IN BEFORE 或OFFSET OUT AFTER約束允許用戶指定外部輸入或輸出引腳相對(duì)于時(shí)鐘邊沿到內(nèi)部數(shù)據(jù)的延時(shí)。

4e62ba9e-ac4b-11ed-bfe3-dac502259ad0.jpg

1?1 輸入偏移約束時(shí)序參考圖

4e77acc4-ac4b-11ed-bfe3-dac502259ad0.jpg

1?2 輸出偏移約束時(shí)序參考圖

Xilinx FPGA有三個(gè)層次的約束:

Global OFFSET:為所有輸入或輸出指定相對(duì)某個(gè)特定時(shí)鐘的約束;

Group OFFSET:為一組輸入或者輸出指定相對(duì)驅(qū)動(dòng)他們的時(shí)鐘的約束

Net-Specific OFFSET:為某個(gè)特定的輸入或者輸出指定相對(duì)其驅(qū)動(dòng)時(shí)鐘的約束;

在進(jìn)行約束的詳細(xì)講解之前,必須明確兩個(gè)概念:

建立時(shí)間setup time

指在觸發(fā)器始終上升沿到來(lái)之前,數(shù)據(jù)必須保持穩(wěn)定的時(shí)間,如果建立時(shí)間不夠,數(shù)據(jù)將不能被打入觸發(fā)器;

保持時(shí)間hold time

指觸發(fā)器的時(shí)鐘上升沿到來(lái)之后數(shù)據(jù)必須穩(wěn)定不變的時(shí)間,如果保持時(shí)間不夠,數(shù)據(jù)不能被打入觸發(fā)器;

4e8b3dd4-ac4b-11ed-bfe3-dac502259ad0.jpg

1?3 建立保持時(shí)間時(shí)序圖

2. OFFSET IN約束

OFFSET IN約束用來(lái)設(shè)定Pad-to-Setup時(shí)序要求。OFFSET IN是對(duì)數(shù)據(jù)時(shí)鐘關(guān)系的一種說(shuō)明。它當(dāng)分析建立時(shí)間要求(data_delay+setup-clock_delay-clock_arrival要求滿足約束條件)的時(shí)候,需要考慮時(shí)鐘延時(shí)(clock delay)、時(shí)鐘邊沿(clock edge)、DLL/DCM引入的時(shí)鐘相位。

2.1. OFFSET IN BEFORE 約束

OFFSET IN BEFORE約束限定了數(shù)據(jù)從引腳傳播到同步元件并在同步元件建立起來(lái)的所需的時(shí)間。比如 “OFFSET = IN 2 ns BEFORE clock_pad”這個(gè)約束,限定數(shù)據(jù)必須在下一個(gè)時(shí)鐘邊沿到來(lái)之前2ns內(nèi)讀取,因此FPGA會(huì)規(guī)劃使得數(shù)據(jù)相對(duì)時(shí)鐘邊沿的超前2ns之內(nèi)。

4ea5c244-ac4b-11ed-bfe3-dac502259ad0.jpg

2?1 OFFSET IN BEFORE約束帶校準(zhǔn)功能的電路

上圖FPGA在布線時(shí)會(huì)盡力去滿足如下不等式:

TData + TSetup - TClock 《= Toffset_IN_BEFORE;

2.1.1. VALID約束

OFFSET IN約束往往和VALID約束一起使用。OFFSET IN約束在建立時(shí)間分析中作為建立時(shí)間要求使用,而VALID約束在保持時(shí)間約束中作為保持時(shí)間要求使用。VALID約束指定了輸入數(shù)據(jù)的持續(xù)時(shí)間。在默認(rèn)情況下,F(xiàn)PGA指定VALID和OFFSET的值相等,也即FPGA在默認(rèn)情況下認(rèn)為保持時(shí)間為0。

4ebc1224-ac4b-11ed-bfe3-dac502259ad0.jpg

2?2 帶有VALID約束的輸入偏移約束

2.1.2. OFFSET IN約束的一個(gè)簡(jiǎn)單例子

FPGA的分析工具在綜合時(shí)經(jīng)常會(huì)用到一個(gè)詞:Slack,即松弛時(shí)間,當(dāng)Slack》0時(shí),該路徑設(shè)計(jì)滿足時(shí)序要求;當(dāng)Slack《0時(shí),該路徑不滿足時(shí)序要求。

Slack = (Requirement - (Data Path - Clock Path - Clock Arrival))

4ee4f554-ac4b-11ed-bfe3-dac502259ad0.jpg

2?3 OFFSET IN的簡(jiǎn)單例子時(shí)序

該約束為:

TIMESPEC TS_clock = PERIOD clock_grp 10 ns HIGH 50%;

OFFSET = IN 3 ns BEFORE clock;

4efdd8f8-ac4b-11ed-bfe3-dac502259ad0.jpg

2?4 OFFSET IN約束時(shí)序報(bào)告

從時(shí)序約束報(bào)告的Slack的值可以看出,Data不能被Clock成功打入觸發(fā)器FF0.

2.2. OFFSET IN AFTER約束

OFFSET IN AFTER和OFFSET IN BEFORE在本質(zhì)上是一樣的,只是形式上不一樣,其約束效果是完全一樣的。OFFSET IN AFTER的約束公司如下:

TData + TSetup - TClock 《= TPeriod – Toffset_IN_AFTER;

3. OFFSET OUT約束

OFFSET OUT約束用來(lái)定義clock-to-pad時(shí)序要求。OFFSET OUT約束是對(duì)外部clock-to-data的說(shuō)明并且必須考慮clock_delay、clock edge和DLL/DCM時(shí)鐘相位等。

3.1. OFFSET OUT AFTER約束

OFFSET OUT AFTER約束定義了數(shù)據(jù)從同步元件傳播到管腳最長(zhǎng)允許時(shí)間??梢孕蜗蟮乩斫鉃闀r(shí)鐘邊沿到達(dá)器件邊界時(shí)數(shù)據(jù)離開(kāi)器件邊界的時(shí)間?!癘FFSET = OUT 2 ns AFTER clock_pad”約束意思是從FPGA數(shù)據(jù)端口傳輸?shù)较掠纹骷臄?shù)據(jù)在參考時(shí)鐘2ns之后一定可讀。

4f3d7e40-ac4b-11ed-bfe3-dac502259ad0.jpg

3?1 OFFSET OUT AFTER約束帶校準(zhǔn)功能的電路

下面公式規(guī)定了數(shù)據(jù)時(shí)鐘的這種關(guān)系:

TQ + TClock2Out + TClock 《= Toffset_OUT_AFTER;

OFFSET OUT AFTER約束沿著參考時(shí)鐘路徑和數(shù)據(jù)路徑的最大延時(shí)不超過(guò)偏移值。

3.1.1. OFFSET OUT AFTER約束的一個(gè)簡(jiǎn)單例子

同樣的,OFFSET OUT的Slack也定義了輸出約束的松弛時(shí)間:

Slack = (Requirement - (Clock Arrival + Clock Path + Data Path))

4f4bf6dc-ac4b-11ed-bfe3-dac502259ad0.jpg

3?2 OFFSET OUT 約束的簡(jiǎn)單例子

其約束應(yīng)寫(xiě)為:

TIMESPEC TS_clock = PERIOD clock_grp 10 ns HIGH 50%;

OFFSET = OUT 3 ns AFTER clock;

4f5d0814-ac4b-11ed-bfe3-dac502259ad0.jpg

3?3 OFFSET OUT 時(shí)序約束報(bào)告

時(shí)序報(bào)告中Slack=-0.865ns,不滿足時(shí)序約束要求。

3.2. OFFSET OUT BEFORE約束

同樣地,OFFSET OUT BEFORE和OFFSET OUT AFTER約束本質(zhì)上沒(méi)有什么不同,只是形式上的不一樣的,其約束效果完全一樣。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22033

    瀏覽量

    617794
  • 元器件
    +關(guān)注

    關(guān)注

    113

    文章

    4833

    瀏覽量

    94991
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2039

    瀏覽量

    62100

原文標(biāo)題:FPGA編程技巧系列之輸入輸出偏移約束詳解

文章出處:【微信號(hào):FPGA研究院,微信公眾號(hào):FPGA研究院】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Xilinx FPGA編程技巧常用時(shí)序約束詳解

    今天給大俠帶來(lái)Xilinx FPGA編程技巧常用時(shí)序約束詳解,話不多說(shuō),上貨。 基本的約束
    發(fā)表于 04-12 17:39

    Xilinx FPGA編程技巧常用時(shí)序約束詳解

    今天給大俠帶來(lái)Xilinx FPGA編程技巧常用時(shí)序約束詳解,話不多說(shuō),上貨。 基本的約束
    發(fā)表于 05-06 15:51

    用Cyclone FPGA實(shí)現(xiàn)雙倍數(shù)據(jù)率輸入輸出接口

    Cyclone 系列芯片是美國(guó)A ltera 公司推出的低價(jià)格、高容量現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA ) , 本文概述了他的主要特點(diǎn), 給出了其在與外部存儲(chǔ)器接口時(shí)用到的雙倍數(shù)據(jù)率輸入輸出
    發(fā)表于 06-27 16:27 ?45次下載
    用Cyclone <b class='flag-5'>FPGA</b>實(shí)現(xiàn)雙倍數(shù)據(jù)率<b class='flag-5'>輸入輸出</b>接口

    6.2 通用輸入輸出GPIO(神舟王207)

    此文檔是關(guān)于神舟王開(kāi)發(fā)板輸入輸出GPIO的介紹和講解;
    發(fā)表于 05-25 10:01 ?2次下載

    FPGA開(kāi)發(fā)之時(shí)序約束(周期約束

    時(shí)序約束可以使得布線的成功率的提高,減少I(mǎi)SE布局布線時(shí)間。這時(shí)候用到的全局約束就有周期約束偏移約束。周期
    發(fā)表于 02-09 02:56 ?818次閱讀

    一文詳解FPGA編程技巧輸入輸出偏移約束

    偏移約束(Offset Constraint)用來(lái)定義一個(gè)外部時(shí)鐘引腳(Pad)和數(shù)據(jù)輸入輸出引腳之間的時(shí)序關(guān)系,這種時(shí)序關(guān)系也被稱(chēng)為器件上的Pad-to-Setup或Clock-to-Out路徑這些
    的頭像 發(fā)表于 07-14 07:14 ?5790次閱讀
    一文<b class='flag-5'>詳解</b><b class='flag-5'>FPGA</b><b class='flag-5'>編程</b>技巧<b class='flag-5'>輸入輸出</b><b class='flag-5'>偏移</b><b class='flag-5'>約束</b>

    添加時(shí)序約束的技巧分析

    。 在添加全局時(shí)序約束時(shí),需要根據(jù)時(shí)鐘頻率劃分不同的時(shí)鐘域,添加各自的周期約束;然后對(duì)輸入輸出端口信號(hào)添加偏移約束,對(duì)片內(nèi)邏輯添加附加
    發(fā)表于 11-25 09:14 ?2821次閱讀

    XD和XL系列編程控制器的規(guī)格參數(shù)和輸入輸出接線及運(yùn)行維護(hù)的說(shuō)明

    本手冊(cè)涉及XD/XL系列編程控制器的選型、系統(tǒng)構(gòu)成,主要介紹XD/XL系列編程控制器的基本單元的規(guī)格參數(shù)、輸入輸出接線、運(yùn)行維護(hù)等。
    發(fā)表于 12-12 15:01 ?4次下載
    XD和XL<b class='flag-5'>系列</b>可<b class='flag-5'>編程</b>控制器的規(guī)格參數(shù)和<b class='flag-5'>輸入輸出</b>接線及運(yùn)行維護(hù)的說(shuō)明

    nRF24LE1低功耗應(yīng)用詳解輸入輸出口設(shè)計(jì)

    關(guān)鍵詞:nRF24LE1 如需詳細(xì)資料,請(qǐng)與我聯(lián)系。 無(wú)線世界,應(yīng)用無(wú)限 nRF24LE1低功耗應(yīng)用詳解輸入輸出口設(shè)計(jì).jpg(79.65 KB, 下載次數(shù): 39) 2012-4-19 16:12:46 上傳 下載次數(shù): 3
    發(fā)表于 02-27 14:05 ?514次閱讀
    nRF24LE1低功耗應(yīng)用<b class='flag-5'>詳解</b><b class='flag-5'>之</b><b class='flag-5'>輸入輸出</b>口設(shè)計(jì)

    STM32的8種GPIO輸入輸出模式

    STM32的8種GPIO輸入輸出模式參考文章“STM32的8種GPIO輸入輸出模式深入詳解”和“STM32中GPIO的8種工作模式!”輸入模式- 浮空
    發(fā)表于 11-26 17:06 ?16次下載
    STM32的8種GPIO<b class='flag-5'>輸入輸出</b>模式

    2、【STM32F0系列學(xué)習(xí)】—通用輸入輸出端口(GPIO)

    【STM32F0系列學(xué)習(xí)】—通用輸入輸出端口GPIO1、GPIO端口配置說(shuō)明1、GPIO端口配置說(shuō)明
    發(fā)表于 11-29 16:51 ?66次下載
    2、【STM32F0<b class='flag-5'>系列</b>學(xué)習(xí)】<b class='flag-5'>之</b>—通用<b class='flag-5'>輸入輸出</b>端口(GPIO)

    創(chuàng)建輸入輸出接口時(shí)序約束的竅門(mén)

    輸入輸出接口的約束,整理出了一套非常實(shí)用的InputDelay/Output Delay Constraints Language Templates。
    的頭像 發(fā)表于 08-02 09:54 ?2822次閱讀
    創(chuàng)建<b class='flag-5'>輸入輸出</b>接口時(shí)序<b class='flag-5'>約束</b>的竅門(mén)

    Logos系列FPGA輸入輸出接口(IO)用戶指南

    電子發(fā)燒友網(wǎng)站提供《Logos系列FPGA輸入輸出接口(IO)用戶指南.pdf》資料免費(fèi)下載
    發(fā)表于 09-26 10:19 ?14次下載
    Logos<b class='flag-5'>系列</b><b class='flag-5'>FPGA</b><b class='flag-5'>輸入輸出</b>接口(IO)用戶指南

    PyTorch教程6.6.文件輸入輸出

    電子發(fā)燒友網(wǎng)站提供《PyTorch教程6.6.文件輸入輸出.pdf》資料免費(fèi)下載
    發(fā)表于 06-05 10:18 ?0次下載
    PyTorch教程6.6.<b class='flag-5'>之</b>文件<b class='flag-5'>輸入輸出</b>

    CW32通用輸入輸出端口詳解

    CW32通用輸入輸出端口詳解
    的頭像 發(fā)表于 10-30 17:33 ?1408次閱讀
    CW32通用<b class='flag-5'>輸入輸出</b>端口<b class='flag-5'>詳解</b>
    主站蜘蛛池模板: 亚洲色啦啦狠狠网站 | 天堂资源吧 | 日本特黄a级高清免费酷网 日本特黄色大片 | 天堂网在线播放 | 中文字幕在线永久在线视频2020 | 国内a级毛片免费··· | 免费观看的黄色网址 | 久久国内 | 夜夜爽8888| 一区二区在线观看高清 | 7m凹凸精品分类大全免费 | 亚洲人成影院在线高清 | tom影院亚洲国产日本一区 | 不卡视频一区 | 亚洲一级毛片免费观看 | 天天插天天爽 | 黄色国产精品 | 欧美性三级| 色香焦 | 久久精品视频国产 | 五月婷婷六月激情 | 国产精品永久免费自在线观看 | 狠狠色噜噜狠狠狠狠999米奇 | 久久国产乱子伦精品免 | 午夜无码国产理论在线 | 午夜高清福利 | 久久亚洲精品国产亚洲老地址 | 日本韩国三级视频 | 婷婷免费高清视频在线观看 | 1024视频色版在线网站 | 国产小视频在线免费 | 免费v片网站 | 欧美黑人巨大日本人又爽又色 | 夜夜爱夜夜做夜夜爽 | 久久综合九色综合网站 | 国产精品区在线12p 国产精品任我爽爆在线播放6080 | 91黄视频在线观看 | 欧美性区 | 中文字幕一区二区三区免费视频 | 黄色亚洲| 91天天干|