隨著微電子技術(shù)的迅猛發(fā)展，SRAM 逐漸呈現(xiàn)出高集成度、快速及低功耗的發(fā)展趨勢(shì)。在半導(dǎo)體存儲(chǔ)器的發(fā)展中，靜態(tài)存儲(chǔ)器(SRAM)由于其廣泛的應(yīng)用成為其中不可或缺的重要一員。近年來(lái)SRAM在改善系統(tǒng)性能、提高芯片可靠性、降低成本等方面都起到了積極的作用。

在了解SRAM之前，有必要先說(shuō)明一下RAM。RAM主要的作用就是存儲(chǔ)代碼和數(shù)據(jù)供CPU在需要的時(shí)候調(diào)用。但是這些數(shù)據(jù)并不是像用袋子盛米那么簡(jiǎn)單，更像是圖書(shū)館中用書(shū)架擺放書(shū)籍一樣，不但要放進(jìn)去還要能夠在需要的時(shí)候準(zhǔn)確的調(diào)用出來(lái)，雖然都是書(shū)但是每本書(shū)是不同的。對(duì)于RAM等存儲(chǔ)器來(lái)說(shuō)也是一樣的，雖然存儲(chǔ)的都是代表0和1的代碼，但是不同的組合就是不同的數(shù)據(jù)。

讓我們重新回到書(shū)和書(shū)架上來(lái)，如果有一個(gè)書(shū)架上有10行和10列格子（每行和每列都有0-9的編號(hào)），有100本書(shū)要存放在里面，那么我們使用一個(gè)行的編號(hào)＋一個(gè)列的編號(hào)就能確定某一本書(shū)的位置。在RAM存儲(chǔ)器中也是利用了相似的原理。

現(xiàn)在讓我們回到RAM存儲(chǔ)器上，對(duì)于RAM存儲(chǔ)器而言數(shù)據(jù)總線是用來(lái)傳入數(shù)據(jù)或者傳出數(shù)據(jù)的。因?yàn)榇鎯?chǔ)器中的存儲(chǔ)空間是如果前面提到的存放圖書(shū)的書(shū)架一樣通過(guò)一定的規(guī)則定義的，所以我們可以通過(guò)這個(gè)規(guī)則來(lái)把數(shù)據(jù)存放到存儲(chǔ)器上相應(yīng)的位置，而進(jìn)行這種定位的工作就要依靠地址總線來(lái)實(shí)現(xiàn)了。

對(duì)于CPU來(lái)說(shuō)，RAM就像是一條長(zhǎng)長(zhǎng)的有很多空格的細(xì)線，每個(gè)空格都有一個(gè)唯一的地址與之相對(duì)應(yīng)。如果CPU想要從RAM中調(diào)用數(shù)據(jù)，它首先需要給地址總線發(fā)送“編號(hào)”，請(qǐng)求搜索圖書(shū)（數(shù)據(jù)），然后等待若干個(gè)時(shí)鐘周期之后，數(shù)據(jù)總線就會(huì)把數(shù)據(jù)傳輸給CPU。

小圓點(diǎn)代表RAM中的存儲(chǔ)空間，每一個(gè)都有一個(gè)唯一的地址線同它相連。當(dāng)?shù)刂方獯a器接收到地址總線的指令：“我要這本書(shū)”（地址數(shù)據(jù)）之后，它會(huì)根據(jù)這個(gè)數(shù)據(jù)定位CPU想要調(diào)用的數(shù)據(jù)所在位置，然后數(shù)據(jù)總線就會(huì)把其中的數(shù)據(jù)傳送到CPU。

下面該介紹一下今天的主角SRAM：

SRAM——“Static RAM（靜態(tài)隨機(jī)存儲(chǔ)器）”的簡(jiǎn)稱，所謂“靜態(tài)”，是指這種存儲(chǔ)器只要保持通電，里面儲(chǔ)存的數(shù)據(jù)就可以恒常保持。這里與我們常見(jiàn)的DRAM動(dòng)態(tài)隨機(jī)存儲(chǔ)器不同，具體來(lái)看看有哪些區(qū)別：

SRAM VS DRAM

SRAM不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。而DRAM（Dynamic Random Access Memory）每隔一段時(shí)間，要刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會(huì)消失。因此SRAM具有較高的性能，功耗較小。

此外，SRAM主要用于二級(jí)高速緩存（Level2 Cache）。它利用晶體管來(lái)存儲(chǔ)數(shù)據(jù)。與DRAM相比，SRAM的速度快，但在相同面積中SRAM的容量要比其他類型的內(nèi)存小。

但是SRAM也有它的缺點(diǎn)，集成度較低，相同容量的DRAM內(nèi)存可以設(shè)計(jì)為較小的體積，但是SRAM卻需要很大的體積。同樣面積的硅片可以做出更大容量的DRAM，因此SRAM顯得更貴。

還有，SRAM的速度快但昂貴，一般用小容量SRAM作為更高速CPU和較低速DRAM 之間的緩存。

總結(jié)一下：

SRAM成本比較高

DRAM成本較低（1個(gè)場(chǎng)效應(yīng)管加一個(gè)電容）

SRAM存取速度比較快

DRAM存取速度較慢（電容充放電時(shí)間）

SRAM一般用在高速緩存中

DRAM一般用在內(nèi)存條里

SRAM如何運(yùn)作

剛才總結(jié)到了SRAM有著很特別的優(yōu)點(diǎn)，你該好奇這家伙是怎樣的運(yùn)作過(guò)程？

一個(gè)SRAM單元通常由4-6只晶體管組成，當(dāng)這個(gè)SRAM單元被賦予0或者1的狀態(tài)之后，它會(huì)保持這個(gè)狀態(tài)直到下次被賦予新的狀態(tài)或者斷電之后才會(huì)更改或者消失。SRAM的速度相對(duì)比較快，且比較省電，但是存儲(chǔ)1bit的信息需要4-6只晶體管制造成本可想而知，但DRAM只要1只晶體管就可以實(shí)現(xiàn)。

連接一下SRAM的結(jié)構(gòu)，比較出名的是6場(chǎng)效應(yīng)管組成一個(gè)存儲(chǔ)bit單元的結(jié)構(gòu)：

M1-6表示6個(gè)晶體管，SRAM中的每一個(gè)bit存儲(chǔ)由4個(gè)場(chǎng)效應(yīng)管M1234構(gòu)成兩個(gè)交叉耦合的反相器中。一個(gè)SRAM基本單元有0、1 兩個(gè)狀態(tài)。

SRAM基本單元由兩個(gè)CMOS反相器組成，兩個(gè)反相器的輸入輸出交叉連接，即第一個(gè)反相器的輸出連接第二個(gè)反相器的輸入，第二個(gè)反相器的輸出連接第一個(gè)反相器的輸入。這實(shí)現(xiàn)了兩個(gè)反相器輸出狀態(tài)的鎖定、保存，即存儲(chǔ)了一個(gè)位元的狀態(tài)。

一般而言，每個(gè)基本單元的晶體管數(shù)量越少，其占用面積就會(huì)越小。由于硅晶圓生產(chǎn)成本相對(duì)固定，所以SRAM基本單元面積越小，在芯片上就可制造更多的位元存儲(chǔ)，每個(gè)位元存儲(chǔ)的成本就越低。

SRAM工作原理相對(duì)比較簡(jiǎn)單，我們先看寫(xiě)0和寫(xiě)1操作。

寫(xiě)0操作

寫(xiě)0的時(shí)候，首先將BL輸入0電平，（～BL）輸入1電平。

然后，相應(yīng)的Word Line（WL）選通，則M5和M6將會(huì)被打開(kāi)。

0電平輸入到M1和M2的G極控制端

1電平輸入到M3和M4的G極控制端

因?yàn)镸2是P型管，高電平截止，低電平導(dǎo)通。而M1則相反，高電平導(dǎo)通，低電平截止。

所以在0電平的作用下，M1將截止，M2將打開(kāi)。（～Q)點(diǎn)將會(huì)穩(wěn)定在高電平。

同樣，M3和M4的控制端將會(huì)輸入高電平，因NP管不同，M3將會(huì)導(dǎo)通，而M4將會(huì)截止。Q點(diǎn)將會(huì)穩(wěn)定在低電平0。

最后，關(guān)閉M5和M6，內(nèi)部M1,M2,M3和M4處在穩(wěn)定狀態(tài)，一個(gè)bit為0的數(shù)據(jù)就被鎖存住了。

此時(shí)，在外部VDD不斷電的情況下，這個(gè)內(nèi)容將會(huì)一直保持。

下面通過(guò)動(dòng)畫(huà)來(lái)觀察一下寫(xiě)0的過(guò)程。

寫(xiě)1操作

這里不再重復(fù)，大家可以自己推演一下過(guò)程。這里仍然提供寫(xiě)1過(guò)程動(dòng)畫(huà)。

讀操作

讀操作相對(duì)比較簡(jiǎn)單，只需要預(yù)充BL和（~BL）到某一高電平，然后打開(kāi)M5和M6，再通過(guò)差分放大器就能夠讀出其中鎖存的內(nèi)容。

**SRAM行業(yè)發(fā)展趨勢(shì) **

隨著處理器日趨強(qiáng)大，尺寸越發(fā)精巧。然而更加強(qiáng)大的處理器需要緩存進(jìn)行相應(yīng)的改進(jìn)。與此同時(shí)每一個(gè)新的工藝節(jié)點(diǎn)讓增加嵌入式緩存變得艱巨起來(lái)。SRAM的6晶體管架構(gòu)(邏輯區(qū)通常包含4個(gè)晶體管/單元)意味著每平方厘米上的晶體管的數(shù)量將會(huì)非常多。這種極高的晶體管密度會(huì)造成很多問(wèn)題，其中包括：

SER：軟錯(cuò)誤率;Processnode：工藝節(jié)點(diǎn)soft：軟錯(cuò)誤

更易出現(xiàn)軟錯(cuò)誤：工藝節(jié)點(diǎn)從130nm縮小到22nm后，軟錯(cuò)誤率預(yù)計(jì)將增加7倍。

更低的成品率：由于位單元隨著晶體管密度的增加而縮小，SRAM區(qū)域更容易因工藝變化出現(xiàn)缺陷。這些缺陷將降低處理器芯片的總成品率。

更高的功耗：如果SRAM的位單元必需與邏輯位單元的大小相同，那么SRAM的晶體管就必須小于邏輯晶體管。較小的晶體管會(huì)導(dǎo)致泄露電流升高，從而增加待機(jī)功耗。

另一個(gè)技術(shù)發(fā)展趨勢(shì)可穿戴電子產(chǎn)品的出現(xiàn)。對(duì)于智能手表、健身手環(huán)等可穿戴設(shè)備而言，尺寸和功耗是關(guān)鍵因素。由于電路板的空間有限，MCU必須做得很小，而且必須能夠使用便攜式電池提供的微小電量運(yùn)行。

片上緩存難以滿足上述要求。未來(lái)的可穿戴設(shè)備將會(huì)擁有更多功能。因此片上緩存將無(wú)法滿足要求，對(duì)外置緩存的需求將會(huì)升高。在所有存儲(chǔ)器選項(xiàng)中，SRAM最適合被用作外置緩存，因?yàn)樗鼈兊拇龣C(jī)電流小于DRAM，存取速度高于DRAM和閃存。

AI 、5G渴望新內(nèi)存材料的支持

對(duì)于所有類型的系統(tǒng)設(shè)計(jì)者來(lái)說(shuō)，新興存儲(chǔ)技術(shù)都變得極為關(guān)鍵。AI和物聯(lián)網(wǎng)IoT芯片開(kāi)始將它們用作嵌入式存儲(chǔ)器。大型系統(tǒng)已經(jīng)在改變其架構(gòu)，以采用新興的存儲(chǔ)器來(lái)替代當(dāng)今的標(biāo)準(zhǔn)存儲(chǔ)器技術(shù)。這種過(guò)渡將挑戰(zhàn)行業(yè)，但將帶來(lái)巨大的競(jìng)爭(zhēng)優(yōu)勢(shì)。

今天，業(yè)界仍在尋找通用存儲(chǔ)器，隨著SoC工藝進(jìn)步設(shè)計(jì)復(fù)雜度增加，嵌入式 SRAM也越來(lái)越多。在40nm SoC產(chǎn)品SRAM一般在20Mbits左右，當(dāng)工藝發(fā)展到28nm時(shí)SRAM就增加到100Mbits。如果考慮AI產(chǎn)品，SRAM估計(jì)更多。如何更好的測(cè)試SRAM就成為量產(chǎn)測(cè)試的重中之重。這也是推理芯片的最佳方案，也是芯片設(shè)計(jì)者在設(shè)計(jì)中應(yīng)該努力追求的目標(biāo)。

為了應(yīng)對(duì)這一市場(chǎng)變化，新興存儲(chǔ)器PB的發(fā)貨量將比其它傳統(tǒng)存儲(chǔ)技術(shù)增長(zhǎng)得更快，促使其營(yíng)收增長(zhǎng)到360億美元。之所以會(huì)發(fā)生這種情況，很大程度上是因?yàn)檫@些新興的存儲(chǔ)器將占領(lǐng)當(dāng)今主流技術(shù)（NOR閃存，SRAM和DRAM）的既有市場(chǎng)份額。新存儲(chǔ)器將取代分立存儲(chǔ)芯片和SoC中的嵌入式存儲(chǔ)器：包括ASIC，微控制器，甚至是計(jì)算處理器中的緩存。

到2030年，3D XPoint存儲(chǔ)器收入將飆升至超過(guò)250億美元，這主要是因?yàn)樵摷夹g(shù)的售價(jià)低于它所取代的DRAM。這也解釋了為什么離散MRAM / STT-MRAM芯片收入將增長(zhǎng)到超過(guò)100億美元，或者說(shuō)是2019年MRAM收入的近300倍。此外，預(yù)計(jì)電阻RAM（ReRAM）和MRAM將競(jìng)爭(zhēng)取代SoC中的大量嵌入式NOR和SRAM，從而推動(dòng)更大規(guī)模的收入增長(zhǎng)。

目前，尚不清楚哪種存儲(chǔ)技術(shù)將成為這場(chǎng)戰(zhàn)斗的贏家。相變存儲(chǔ)器（PCM），ReRAM，鐵電RAM（FRAM），MRAM和許多尚未成熟的技術(shù)，每種都有各自的競(jìng)爭(zhēng)優(yōu)勢(shì)和劣勢(shì)。目前處于競(jìng)爭(zhēng)行列的有將近100家公司，這些公司包括芯片制造商、技術(shù)許可方、晶圓代工廠和工具和設(shè)備制造商，幾乎覆蓋了半導(dǎo)