近日，“2023功率與光電半導(dǎo)體器件設(shè)計及集成應(yīng)用論壇”于西安召開。論壇由第三代半導(dǎo)體產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟（CASA）指導(dǎo)，西安交通大學(xué)、極智半導(dǎo)體產(chǎn)業(yè)網(wǎng)（www.casmita.com）、第三代半導(dǎo)體產(chǎn)業(yè)主辦，西安電子科技大學(xué)、中國科學(xué)院半導(dǎo)體研究所、第三代半導(dǎo)體產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟人才發(fā)展委員會、全國半導(dǎo)體應(yīng)用產(chǎn)教融合（東莞）職業(yè)教育集團聯(lián)合組織、西安和其光電股份有限公司等單位協(xié)辦。

期間，天津工業(yè)大學(xué)副教授李龍女帶來了《基于***的平面型封裝1700V碳化硅模塊開發(fā)與性能表征》的主題報告。

SiC/GaN器件具有低導(dǎo)通電阻、快速開關(guān)、高耐壓、低開關(guān)損耗和高工作溫度當(dāng)前亟需針對SiC器件/模塊的先進封裝，需要創(chuàng)新低寄生/雜散阻抗、高散熱效率的高可靠封裝結(jié)構(gòu)，以及高耐溫 (> 200oC), 高導(dǎo)電性和高可靠的封裝材料。

報告介紹了開發(fā)采用全燒結(jié)銀互連和DBC的平面型封裝SiC功率模塊的研究成果，研究指出材料方面采用氮化鋁基板和燒結(jié)銀墊塊的封裝結(jié)構(gòu)，可明顯降低雙面封裝結(jié)構(gòu)整體應(yīng)力，有利于提高模塊可靠性。

封裝結(jié)構(gòu)方面采用模塊-C間隔排布MOS芯片和二極管方式，最高結(jié)溫更低，且各芯片間的溫度差異更小，且寄生電感較小，更有利于保持模塊性能。基于課題組低溫納米銀燒結(jié)工藝，制備基于***的平面型封裝1700V碳化硅半橋模塊，模塊整體厚度約5 mm。

通過測試，各柵源電壓下柵源漏電流均很小。70A輸出時，漏源導(dǎo)通壓降為１.６V，與芯片I-Ｖ曲線一致，表明封裝過程寄生阻抗低，雙面互連也未引起芯片預(yù)損傷和老化退化。