低介電常數(shù)材料簡(jiǎn)介

低介電常數(shù)材料是指介電常數(shù)較小的材料，通過(guò)降低集成電路中使用的介電材料的介電常數(shù)，可以降低集成電路的漏電電流、降低導(dǎo)線之間的電容效應(yīng)、降低集成電路發(fā)熱等等，更可以有效提升電子元器件的速度。

如何降低材料的介電常數(shù)？

既然降低材料的介電常數(shù)有那多好處，那如何降低材料的介電常數(shù)呢？

降低介電常數(shù)的方法有多種方法，其中一種方法是通過(guò)添加一些添加劑來(lái)改變材料的物理和化學(xué)性質(zhì)，從而降低其介電常數(shù)。例如，添加一些氟化物或氧化物可以降低陶瓷的介電常數(shù)。

另外，可以通過(guò)改變制備工藝來(lái)降低材料的介電常數(shù)，例如，通過(guò)等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）技術(shù)來(lái)制備低介電常數(shù)材料。

低介電常數(shù)材料應(yīng)用存在的問(wèn)題

雖然低介電常數(shù)材料具有各種優(yōu)點(diǎn)，但在實(shí)際應(yīng)用中需要提前知悉使用低介電常數(shù)材料的相關(guān)風(fēng)險(xiǎn)。

與二氧化硅相比，低介電常數(shù)材料有較低的密度和松軟的結(jié)構(gòu)，使其更容易受到外部力量的破壞。此外，由于其熱傳導(dǎo)性能較差，不利于內(nèi)部熱量的散發(fā)；同時(shí)，它的熱膨脹系數(shù)也與金屬不匹配，可能導(dǎo)致分層和裂紋的產(chǎn)生。另外，低介電常數(shù)材料與金屬層之間的機(jī)械強(qiáng)度存在差異，這也易導(dǎo)致分層和裂紋的出現(xiàn)。最后，Cu易擴(kuò)散進(jìn)入低介電常數(shù)材料的孔隙中，從而影響芯片的可靠性。

低介電常數(shù)材料的失效分析難點(diǎn)

同樣基于低介電常數(shù)材料的材料特點(diǎn)，在對(duì)低介電常數(shù)材料進(jìn)行失效原因分析的時(shí)候容易由于分析設(shè)備電子束直接造成對(duì)樣品的傷害，導(dǎo)致無(wú)法有效分析其失效原因。

其中有效的解決方法包括：

1. 涂層Pt可改善樣品導(dǎo)電性，減弱荷電效應(yīng)；

2. 降低SEM觀察電壓，減小高能電子束輻射損傷和荷電效應(yīng)；

3. 減小工作距離，可提高圖像分辨率，彌補(bǔ)電壓降低的不利影響；

4. 減弱束流，弱化電子束的短時(shí)轟擊損傷；

這些措施可以幫助保護(hù)樣品，同時(shí)提高圖像質(zhì)量。

根據(jù)我們的研究結(jié)果，我們可以得出以下結(jié)論：

1. 低電壓電流對(duì)低介電常數(shù)材料造成的損傷相對(duì)較小。在實(shí)驗(yàn)過(guò)程中，我們發(fā)現(xiàn)使用低電壓電流進(jìn)行操作可以有效地減少low-k材料的損傷程度，在相關(guān)失效分析操作中需要盡可能減低電壓與電流；

2. 表面dep層可以有效地保護(hù)低介電常數(shù)材料不受損壞。通過(guò)在low-k材料表面添加dep層，可以形成一個(gè)保護(hù)層，有效地隔離試驗(yàn)本身對(duì)材料的影響；

3. 經(jīng)過(guò)Cu plating及Cu CMP工藝處理的樣品中，由于應(yīng)力和熱膨脹系數(shù)不匹配等原因，多孔低介電常數(shù)材料會(huì)出現(xiàn)明顯的孔擴(kuò)大現(xiàn)象，可以用于分辨低介電常數(shù)材料與普通的二氧化硅材料。