TSMC 為 Cadence 頒發

EDA 和 IP 設計解決方案獎

中國上海，2023 年 10 月 23 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布，其 EDA 和 IP 設計解決方案獲得了 TSMC 頒發的四項 Open Innovation Platform（OIP）年度合作伙伴大獎。這些獎項旨在表彰 Cadence 在聯合開發 N2 和 N3P 設計基礎架構、3Dblox 設計原型驗證解決方案、毫米波設計解決方案和 DSP IP 方面取得的出色成果。Cadence 和 TSMC 的合作由來已久并且頗有成果，二者共同向全球市場推出了許多極具創新性的 SoC 和先進封裝設計解決方案。

這些獎項旨在表彰下列與 TSMC 的合作成果：

N2 和 N3P 設計基礎架構

Cadence 優化了針對 TSMC N2 和 N3E 制程技術的完整數字及定制/模擬流程，助力客戶實現功率、性能和面積（PPA）目標，加速創新。此外，Cadence AI 驅動的解決方案——CadenceCerebrusIntelligent Chip Explorer 和 VirtuosoStudio這兩款工具都支持上述節點，為客戶提供創新的自動化功能，可有效提升設計效率。

合作開發 3Dblox 設計原型驗證解決方案

基于 Cadence Integrity3D-IC Platform 的設計流程支持 TSMC 3Dblox 標準，可為復雜系統提供 3D 前端設計分區功能。該流程包括系統原型驗證流程，針對所有 TSMC 的最新 3DFabric產品經過優化，包括集成扇出 （InFO）、Chip-on-Wafer-on-Substrate （CoWoS） 和 System-on-Integrated-Chips（TSMC-SoIC）技術。

點擊文末“閱讀原文”了解 3DFabric 更多詳細信息。

合作開發毫米波設計解決方案

新推出的 Cadence Virtuoso Studio 已集成到 TSMC N16 毫米波射頻設計參考流程和 N6RF 設計參考流程中，同時新增了對 N4P RF 設計參考流程的支持。此外，Cadence 還與 TSMC 合作，針對 TSMC N16 節點上的 79GHz 毫米波設計優化了 Virtuoso 平臺。

DSP IP

Cadence 擴展了與 TSMC Soft IP9000 團隊的合作，在 TSMC 的集成流程中認證 Cadence Tensilica DSP IP。

“TSMC 與 OIP 設計合作伙伴不斷合作，推動技術進步，助力客戶更快、更便捷地向市場推出有競爭力的設計，讓客戶能夠更輕松地采用我們的解決方案，”TSMC 設計基礎架構管理事業部負責人Dan Kochpatcharin 說道，“Cadence 致力于實現卓越設計，堪稱典范，他們獲得 TSMC OIP 年度合作伙伴大獎實至名歸，是對其持續創新的肯定和認可。”

“通過與 TSMC 的持續合作，Cadence 致力于幫助客戶利用我們的技術實現創新，這也讓我們振奮不已，”Cadence 高級副總裁兼數字與簽核事業部總經理 Chin-Chi Teng 博士說道，“很榮幸能夠獲得 TSMC 頒發的獎項，這是對我們工作的認可，Cadence 將繼續助力客戶實現設計目標，幫助他們按時將產品推向市場。”

關于 Cadence

Cadence 是電子系統設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業積累。基于公司的智能系統設計戰略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計概念成為現實。Cadence 的客戶遍布全球，皆為最具創新能力的企業，他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。