(1)問題的起因，是因為我更改了一下FFTSIZE的設置。

原來，我設置的是16，也就是打算讓ADC采樣2^16=65536個點的。

但是，在排查其他問題的時候，我把FFTSIZE改成18了。

然后，就出現了下面這種情況，也就是信號那邊抬上來了。

要是把code的數據，導入到VisualAnalog，看ADC的噪底的時候，發(fā)現噪底瞬間抬高27dB左右。

(2)ADI的VisualAnalog上，進行輸入信號設置的時候，在Frequency旁邊有一個Actual值，如下圖所示。

看help文件，有這樣一段話。

意思就是，Actual(MHz)下方的頻率，才是實際的源的頻率。這邊有涉及到coherent sampling的概念。

(3)那ADS里面，仿真出現這個問題，會是這個原因么？

于是，我在VisualAnalog中設置了一下，算出一個Actual頻率，并且把它代入ADS中。

但是，仿真出來的結果，并沒有什么改變，仍然是抬高的。

所以不是這個原因造成的。

然后在ADS里面不斷的更改設置，發(fā)現越改越茫然，發(fā)現仿真結果越來越不可控。

我好想變成一只鴕鳥，假裝這一切都沒有發(fā)生，我沒有把FFTSIZE設置成2^18。

(4) 同時，又發(fā)現ADS里的AtoD的ADC模型，并不是不能在欠采樣的情況下，折疊到第一奈奎斯特域，而是它對輸入源有要求。

如果用Sinusoid作為輸入，就能；如果用N_tone作為輸入，就不能。

哎，把我整不會了。很惆悵~

(5) 昨天有報過課程的號友，發(fā)來消息說，有時候想回頭看關于備課仿真的文章，但是發(fā)現從標題都看不出來哪些是。

其實，我把關于系統(tǒng)仿真探索仿真的文章，都放到了一個合集里，點這個就都能看到了。

審核編輯：湯梓紅