針對(duì)海上風(fēng)電并網(wǎng)系統(tǒng)頻繁遇到的諧波諧振問(wèn)題，研制海上風(fēng)電信息處理板，可以有效地減小諧波諧振對(duì)海上風(fēng)電設(shè)備的影響，保證海上風(fēng)電并網(wǎng)系統(tǒng)的安全穩(wěn)定運(yùn)行。

圖 海上風(fēng)電信息處理板本方案主要負(fù)責(zé)三相電壓電流信號(hào)的的采集和信號(hào)處理，采用雙FPGA+DSP架構(gòu)，主要由FPGA處理單元、DSP處理單元、光纖接口單元、ADC接口單元以及DAC接口單元組成。FPGA處理單元選用中科億海微的EQ6HL130和EQ6HL9型FPGA。EQ6HL130負(fù)責(zé)對(duì)外接口，包括千兆以太網(wǎng)接口、AD/DA接口、GPS授時(shí)接口、變流器數(shù)字量接口、USB-C接口實(shí)現(xiàn)。EQ6HL9負(fù)責(zé)上電控制、電壓電流監(jiān)控、信號(hào)處理流程監(jiān)控管理、故障上報(bào)等功能。DSP負(fù)責(zé)信號(hào)處理算法。本方案具有接口豐富可擴(kuò)展、信號(hào)處理性能高、全鏈路延時(shí)低、高可靠高可用的特點(diǎn)。

方案優(yōu)勢(shì)

1、基于FPGA+DSP異構(gòu)架構(gòu)，主FPGA負(fù)責(zé)對(duì)外接口，DSP負(fù)責(zé)核心處理算法，從FPGA進(jìn)行整板自檢和監(jiān)控管理，功能劃分清晰；

2、對(duì)外接口豐富

• 六路ADC采樣電路，可實(shí)現(xiàn)三相電壓、三相電流的同時(shí)采樣；
• 八路DAC模數(shù)轉(zhuǎn)換電路，可實(shí)現(xiàn)將原始或處理后數(shù)據(jù)轉(zhuǎn)為模擬信號(hào)輸出；
• 八路數(shù)字信號(hào)輸出，可實(shí)現(xiàn)將原始或處理后數(shù)據(jù)通過(guò)RS422/RS485接口輸出；
• 多路光纖接口，F(xiàn)PGA與DSP均有對(duì)外光纖接口，有靈活的擴(kuò)展性；
• USB-C調(diào)試接口，調(diào)試便捷，可用過(guò)通用TYPE-C數(shù)據(jù)線實(shí)現(xiàn)設(shè)備調(diào)試。

3、全鏈路低延時(shí)，采用高性能DSP實(shí)現(xiàn)數(shù)據(jù)處理算法，處理延時(shí)可達(dá)us級(jí)，配合FPGA的高速數(shù)據(jù)并行處理能力，全鏈路延時(shí)在us級(jí)；4、高可靠性，采用從FPGA對(duì)整板以及主FPGA和DSP進(jìn)行監(jiān)控，具備故障上報(bào)，異常保護(hù)等功能。

推薦器件

億海神針系列 EQ6HL130型、EQ6HL9型

1、EQ6HL130型FPGA

邏輯規(guī)模（萬(wàn)門）：1360；

存儲(chǔ)單元（M4K）：1200；

鎖相環(huán)PLL/全局時(shí)鐘：8/16；

最大可編程用戶I/O：498；

最寬溫度范圍：-55℃~125℃；

封裝形式：CSG484/FGG676。

2、EQ6HL9型FPGA

邏輯規(guī)模（萬(wàn)門）：86；

存儲(chǔ)單元（M4K）：64；

鎖相環(huán)PLL/全局時(shí)鐘：2/16；

最大可編程用戶I/O：202；

最寬溫度范圍：-40℃~100℃；

封裝形式：TQG144/CSG225/FTG256/CSG324。